pll鎖向環控制程序,讓你進入無線控制領域,采用ts9256作例子,有工程文件直接用keil c打開。
資源簡介:pll鎖向環控制程序,讓你進入無線控制領域,采用ts9256作例子,有工程文件直接用keil c打開。
上傳時間: 2013-12-25
上傳用戶:1159797854
資源簡介:easy pll,很好的pll(鎖相環設計工具)!
上傳時間: 2014-06-07
上傳用戶:sunjet
資源簡介:pll鎖相環仿真程序,經過測試,并附上仿真圖,值得學習
上傳時間: 2016-01-23
上傳用戶:aappkkee
資源簡介:samsung pllset.c 鎖向環計算源代碼。
上傳時間: 2016-04-13
上傳用戶:xwd2010
資源簡介:VHDL編寫的ADI鎖相環控制程序,可以調試ADI鎖相環的相關系列十幾個型號。引腳命名和鎖相環相關控制引腳對應。
上傳時間: 2016-08-20
上傳用戶:gut1234567
資源簡介:pll(Phase Locked Loop): 為鎖相回路或鎖相環,用來統一整合時鐘信號,使高頻器件正常工作,如內存的存取資料等。pll用于振蕩器中的反饋技術。 許多電子設備要正常工作,通常需要外部的輸入信號與內部的振蕩信號同步。一般的晶振由于工藝與成本原因,做不到...
上傳時間: 2021-07-23
上傳用戶:紫陽帝尊
資源簡介:鎖相環pll原理與應用教程,講的通俗易懂
上傳時間: 2013-07-12
上傳用戶:lijinchuan
資源簡介:XS128之鎖相環pll
上傳時間: 2013-12-20
上傳用戶:ywqaxiwang
資源簡介:pll是數字鎖相環設計源程序, 其中, Fi是輸入頻率(接收數據), Fo(Q5)是本地輸出頻率. 目的是從輸入數據中提取時鐘信號(Q5), 其頻率與數據速率一致, 時鐘上升沿鎖定在數據的上升和下降沿上;頂層文件是pll.GDF
上傳時間: 2014-06-09
上傳用戶:daguda
資源簡介:用VHDL寫的數字鎖相環程序 pll.vhd為源文件 pllTB.vhd為testbench
上傳時間: 2014-01-20
上傳用戶:zwei41
資源簡介:pll是數字鎖相環設計源程序, 其中, Fi是輸入頻率(接收數據), 數字鎖相技術在通信領域應用非常廣泛,本例用VHDL描述了一個鎖相環作為參考,源碼已經調試過。編譯器synplicty.Fo(Q5)是本地輸出頻率. 目的是從輸入數據中提取時鐘信號(Q5), 其頻率與數據速率一致,...
上傳時間: 2013-12-31
上傳用戶:hphh
資源簡介:這個程序是matlab用來來對鎖相環(pll)進行仿真的,這樣的選擇基于多方面的考慮
上傳時間: 2013-12-18
上傳用戶:cooran
資源簡介:pll-LMX2325 C程序,用于鎖相環頻率控制
上傳時間: 2013-12-10
上傳用戶:bjgaofei
資源簡介:介紹了鎖相環pll的實現原理,可以為VHDL實現pll提供參考。
上傳時間: 2013-12-26
上傳用戶:shinesyh
資源簡介:基于MC145159的pll頻率合成器設計與實現 介紹了鎖相環路頻率合成器的基本原理,分析了集成鎖相環芯片M C 145159的工作特性,給出了集成鎖相環芯片M C 145159的一個應用實例,為高頻頻率合成器的設計提供了一個較好的思路.測試結果證明了設計的合理性與實用性,系...
上傳時間: 2014-01-17
上傳用戶:蟲蟲蟲蟲蟲蟲
資源簡介:一個程控鎖相環pll程序,可以設定頻率,步進
上傳時間: 2013-12-23
上傳用戶:稀世之寶039
資源簡介:關于在FPGA或CPLD鎖相環pll原理與應用,介紹用FPGA的分頻技術.
上傳時間: 2016-05-12
上傳用戶:edisonfather
資源簡介:分頻器是FPGA設計中使用頻率非常高的基本單元之一。盡管目前在大部分設計中還廣泛使用集成鎖相環(如altera的pll,Xilinx的DLL)來進行時鐘的分頻、倍頻以及相移設計,但是,對于時鐘要求不太嚴格的設計,通過自主設計進行時鐘分頻的實現方法仍然非常流行。首先...
上傳時間: 2016-06-14
上傳用戶:wpwpwlxwlx
資源簡介:國外一篇很好的數字鎖相環(pll)設計文檔(解壓后pll.pdf),不可不看呦!
上傳時間: 2016-08-10
上傳用戶:dengzb84
資源簡介:鎖相環pll原理及應用,請需要的朋友下載
上傳時間: 2016-08-23
上傳用戶:磊子226
資源簡介:使用改進的COSTAS環實現鎖相環(pll),應用于高動態的數字化接收系統
上傳時間: 2014-01-05
上傳用戶:Andy123456
資源簡介:pll 的64倍頻 鎖相環技術用 實現倍頻 從而達到對頻率的分頻
上傳時間: 2017-01-03
上傳用戶:yd19890720
資源簡介:數字鎖相環(Dpll)技術在數字通信、無線電電子學等眾多領域得到了極為廣泛的應用。與傳統的模擬電路實現的pll相比,Dpll具有精度高、不受溫度和電壓影響、環路帶寬和中心頻率編程可調、易于構建高階鎖相環等優點。
上傳時間: 2013-12-18
上傳用戶:libenshu01
資源簡介:這樣做的目的是要說明的應用提供 電子系統設計師的必要工具 設計和評估鎖相環( pll )的 配置集成電路。
上傳時間: 2013-12-24
上傳用戶:colinal
資源簡介:基于matlab的鎖相環(pll)仿真源代碼
上傳時間: 2017-07-08
上傳用戶:13517191407
資源簡介:pll是數字鎖相環設計源程序, 其中, Fi是輸入頻率(接收數據), Fo(Q5)是本地輸出頻率. 目的是從輸入數據中提取時鐘信號(Q5), 其頻率與數據速率一致, 時鐘上升沿鎖定在數據的上升和下降沿上; 頂層文件是pll.GDF
上傳時間: 2017-07-24
上傳用戶:璇珠官人
資源簡介:鎖相環(pll)simulink仿真,加深對pll的理解
上傳時間: 2013-12-21
上傳用戶:chenlong
資源簡介:鎖相技術相關專輯 38冊 209M鎖相環pll原理與應用[1].pdf
上傳時間: 2014-05-05
上傳用戶:時代將軍
資源簡介:鎖相技術相關專輯 38冊 209M鎖相環(pll)電路設計與應用.pdf
上傳時間: 2014-05-05
上傳用戶:時代將軍
資源簡介:鎖相技術相關專輯 38冊 209M圖解 鎖相環(pll)電路設計與應用 遠坂 295頁 25.2M 清晰書簽版.pdf
上傳時間: 2014-05-05
上傳用戶:時代將軍