Overview Input Clock = 24Mhz Preview VGA 15fps @ 60Hz VGA 12.5fps @ 50Hz Capture VGA 15fps @ 60Hz VGA 12.5fps @ 50Hz Output Format YCbCr 4:2:2 (ITU 656) YCbCr to RGB conversion R = Y + (351*(Cr – 128)) >> 8 G = Y – (179*(Cr – 128) + 86*(Cb – 128))>>8 B = Y + (443*(Cb – 128)) >> 8
資源簡介:Overview Input Clock = 24Mhz Preview VGA 15fps @ 60Hz VGA 12.5fps @ 50Hz Capture VGA 15fps @ 60Hz VGA 12.5fps @ 50Hz Output Format YCbCr 4:2:2 (ITU 656) YCbCr to RGB conversion R = Y + (351*(Cr – 128)) >> 8 G = Y – (179*(Cr – 12...
上傳時間: 2013-12-24
上傳用戶:遠遠ssad
資源簡介:VGA編程。實現3種模式的VGA控制,分別產生橫彩條,豎彩條,棋格彩條的顯示
上傳時間: 2014-01-08
上傳用戶:Shaikh
資源簡介:VGA顯示驅動,在EDA中實現對VGA顯示器的驅動控制。
上傳時間: 2014-11-05
上傳用戶:15736969615
資源簡介:VGA圖象顯示控制器設計,實現在VGA顯示器上顯示圖象.
上傳時間: 2015-07-12
上傳用戶:duoshen1989
資源簡介:基于FPGA的VGA顯示器彩條發生器 是必備的VGA原碼控制
上傳時間: 2013-12-18
上傳用戶:zhyiroy
資源簡介:VGA顯示接口的verilog控制程序。用于VGA顯示器的控制驅動
上傳時間: 2014-08-13
上傳用戶:kelimu
資源簡介:復合視頻轉VGA-SAA7111與AL250電路 Composite video to VGA-SAA7111 Circuit and AL250
上傳時間: 2017-08-07
上傳用戶:redmoons
資源簡介:FPGA讀寫SD卡讀取BMP圖片通過LCD顯示例程實驗 Verilog邏輯源碼Quartus工程文件+文檔說明,FPGA型號Cyclone4E系列中的EP4CE6F17C8,Quartus版本17.1。1 實驗簡介在前面的實驗中我們練習了 SD 卡讀寫,VGA 視頻顯示等例程,本實驗將 SD 卡里的 BMP 圖片讀出,寫...
上傳時間: 2021-10-27
上傳用戶:
資源簡介:顯卡所處理的信息最終都要輸出到顯示器上,顯卡的輸出接口就是電腦不顯示器之間的橋梁,它負責向顯示器輸出相應的圖像信號。CRT顯示器因為設計制造上的原因,只能接受模擬信號輸入,這就需要顯卡能輸入模擬信號。VGA接口就是顯卡上輸出模擬信號的接口,VGA(V...
上傳時間: 2013-10-22
上傳用戶:macarco
資源簡介:The main oscillator allows either a crystal or single-ended input clock signal. Cost-sensitiveapplications typically use an external crystal with the on-chip oscillator circuit since it is the mostcost-effective solution. It is also possibl...
上傳時間: 2013-10-14
上傳用戶:pol123
資源簡介:一個簡單的SPI IP核,SPI Core Specifications 可以從說明文檔中找到! The simple Serial Peripheral Interface core is an enhanced version of the Serial Peripheral Interface found on Motorola s M68HC11 family of CPUs. The Serial Peripher...
上傳時間: 2015-09-17
上傳用戶:TRIFCT
資源簡介:用verilog hdl實現的VGA顯示彩條信號,其中包括VGA時序、豎彩條、橫彩條、棋盤格
上傳時間: 2016-06-29
上傳用戶:yangbo69
資源簡介:基于FPGA的VGA彩條顯示程序,共開發VGA的朋友參考。沒有采用DA,因此只有8中顏色(輸出直接連到VGA的RGB)。其中行、場同步部分用計數器完成。程序用VHDL編寫。
上傳時間: 2014-02-18
上傳用戶:yan2267246
資源簡介:1. Scope ......................................................................................................................................................................... 12. DDR4 SDRAM Package Pinout and Addressing ...................
上傳時間: 2022-01-09
上傳用戶:
資源簡介:ADS8329 Verilog fpga 驅動源碼,2.7V 至 5.5V 16 位 1MSPS 串行模數轉換器 ADC芯片ADS8329數據采集的verilog代碼,已經用在工程中,可以做為你的設計參考。( input clock,? input timer_clk_r, input reset,? output reg sample_over,? output reg ad_con...
上傳時間: 2022-01-30
上傳用戶:1208020161
資源簡介:隨著當今科學技術的迅猛發展,數字圖像處理技術正在各個行業得到廣泛的應用,而FPGA技術的不斷成熟改變了通常采用并行計算機或數字信號處理器(DSP)、專用集成電路(ASIC)等作為嵌入式處理器的慣例。可編程邏輯器件(FPGA)憑借其較低的開發成本、較高的并行處理...
上傳時間: 2013-08-05
上傳用戶:woshiyaosi
資源簡介:文中基于對微處理器S3C2440A的顯示控制模塊和高性能視頻D/A芯片ADV7120的研究,提出了一種便攜式視頻展示臺的設計方案。本方案采用130萬像素的OV9650攝像頭采集實物、文檔、圖片或者過程的圖像數據,利用S3C2440自帶的LCD控制器來產生符合VGA顯示要求的時序...
上傳時間: 2013-10-24
上傳用戶:123454
資源簡介:輕松入門 學顯示器技術
上傳時間: 2013-05-20
上傳用戶:eeworm
資源簡介:many application on kit SP-3: VGA, digital clock, counter, interface PS2....
上傳時間: 2017-04-17
上傳用戶:talenthn
資源簡介:FPGA讀取OV5640攝像頭數據并通過VGA或LCD屏顯示輸出的Verilog邏輯源碼Quartus工程文件+文檔說明,FPGA型號Cyclone4E系列中的EP4CE6F17C8,Quartus版本17.1。module top( input? ? ? ? ? ? ? ? ? ? ? ?clk, input? ? ? ? ? ? ? ? ? ? ?...
上傳時間: 2021-12-18
上傳用戶:
資源簡介:基于FPGA設計的字符VGA? LCD顯示實驗Verilog邏輯源碼Quartus工程文件+文檔說明,通過字符轉換工具將字符轉換為 8 進制 mif 文件存放到單端口的 ROM IP 核中,再從ROM 中把轉換后的數據讀取出來顯示到 VGA 上,FPGA型號Cyclone4E系列中的EP4CE6F17C8,Quartus...
上傳時間: 2021-12-18
上傳用戶:
資源簡介:基于FPGA設計的VGA顯示測試實驗Verilog邏輯源碼Quartus工程文件+文檔說明,FPGA型號Cyclone4E系列中的EP4CE6F17C8,Quartus版本17.1。module top( input? ? ? ? ? ? ? ? ? ? ? ?clk, input? ? ? ? ? ? ? ? ? ? ? ?rst_n, //VGA outpu...
上傳時間: 2021-12-19
上傳用戶:kingwide
資源簡介:This reference design (RD) features a fullyassembled and tested surface-mount printed circuitboard (PCB). The RD board utilizes the MAX48851:2 or 2:1 multiplexer and other ICs to implement acomplete video graphics array (VGA) 8:1multiplexer...
上傳時間: 2013-11-09
上傳用戶:ANRAN
資源簡介:? The MAX14885E, a 2:2 VGA switch, connects a VGA source to a VGA monitor. To ease direct connection to graphics controllers orthe ASIC, the MAX14885E has two supplies: VCC, a 5V ±5% supply, drives the VGA side interface; and the VL sup...
上傳時間: 2013-10-23
上傳用戶:wuchunzhong
資源簡介:All inputs of the C16x family have Schmitt-Trigger input characteristics. These Schmitt-Triggers are intended to always provide proper internal low and high levels, even if anundefined voltage level (between TTL-VIL and TTL-VIH) is external...
上傳時間: 2013-10-23
上傳用戶:copu
資源簡介:基于FPGA的VGA控制器設計。對外支持普通VGA接口,以600×480的分辨率和60Hz掃描率為例。對內支持NIOSII軟核接口。
上傳時間: 2014-01-08
上傳用戶:標點符號
資源簡介:s3c2410 ads下的測試程序移植到 iar ewarm v5.2;包括 Please select function : 0 : Please input 1-14 to select test 1 : Real time clock display 2 : 4 key array test 3 : Buzzer test 4 : ADC test 5 : IIC EEPROM test 6 : Touchpane...
上傳時間: 2016-10-01
上傳用戶:225588
資源簡介:Top module name : SHIFTER (File name : SHIFTER.v) 2. Input pins: SHIFT [3:0], IN [15:0], SIGN, RIGHT. 3. Output pins: OUT [15:0]. 4. Input signals generated from test pattern are latched in one cycle and are synchronized at clock rising...
上傳時間: 2013-12-13
上傳用戶:himbly
資源簡介:Top module name : SHIFTER (File name : SHIFTER.v) 2. Input pins: SHIFT [3:0], IN [15:0], SIGN, RIGHT. 3. Output pins: OUT [15:0]. 4. Input signals generated from test pattern are latched in one cycle and are synchronized at clock rising...
上傳時間: 2014-01-20
上傳用戶:三人用菜
資源簡介:編譯器設計入門 內容 n Introduction n Setting Up the Tutorial n Graphical Interface n The Alarm Clock Design n Setting Design Environment n Setting Design Constraints n Overview of Optimization Phases n Analysis of Report
上傳時間: 2014-01-15
上傳用戶:hzy5825468