easyARM8962 鎖相環操作實驗源碼
資源簡介：easyARM8962 鎖相環操作實驗源碼
上傳時間： 2014-01-01
上傳用戶：cursor
資源簡介：easyARM8962 單PWM模式操作實驗源碼
上傳時間： 2016-08-31
上傳用戶：xiaodu1124
資源簡介：easyARM8962 ucos信號量操作實驗源碼
上傳時間： 2016-08-31
上傳用戶：520
資源簡介：easyARM8962 ucos消息郵箱操作實驗源碼
上傳時間： 2014-09-05
上傳用戶：czl10052678
資源簡介：easyARM8962 以太網UDP協議操作實驗源碼
上傳時間： 2014-12-04
上傳用戶：pinksun9
資源簡介：easyARM8962 以太網TCP協議操作實驗源碼
上傳時間： 2016-08-31
上傳用戶：wang5829
資源簡介：easyARM8962 看門狗操作實驗源碼
上傳時間： 2014-01-21
上傳用戶：003030
資源簡介：easyARM8962 電機QEI編碼器操作實驗源碼
上傳時間： 2014-01-17
上傳用戶：dongqiangqiang
資源簡介：easyARM8962 systick系統節拍時鐘操作實驗源碼
上傳時間： 2013-12-24
上傳用戶：2404
資源簡介：easyARM8962 同步串行口發送操作實驗源碼
上傳時間： 2016-08-31
上傳用戶：ruixue198909
資源簡介：easyARM8962 同步串行口接收操作實驗源碼
上傳時間： 2014-09-09
上傳用戶：gonuiln
資源簡介：easyARM8962 定時器32位定時模式操作實驗源碼
上傳時間： 2013-12-29
上傳用戶：lhc9102
資源簡介：easyARM8962 定時器16位pwm模式操作實驗源碼
上傳時間： 2013-12-19
上傳用戶：bakdesec
資源簡介：easyARM8962 中斷優先級操作實驗源碼
上傳時間： 2016-08-31
上傳用戶：evil
資源簡介：easyARM8962 RS485通訊操作實驗源碼
上傳時間： 2014-12-06
上傳用戶：weiwolkt
資源簡介：easyARM8962 CAN通訊操作實驗源碼
上傳時間： 2013-12-25
上傳用戶：huyiming139
資源簡介：easyARM8962 SPI通訊操作實驗源碼
上傳時間： 2016-08-31
上傳用戶：rocwangdp
資源簡介：easyARM8962 I2C操作實驗源碼
上傳時間： 2014-01-20
上傳用戶：trepb001
資源簡介：easyARM8962 norflash編程操作實驗源碼
上傳時間： 2016-08-31
上傳用戶：集美慧
資源簡介：easyARM8962 LM75溫度傳感器芯片操作實驗源碼
上傳時間： 2016-08-31
上傳用戶：lvzhr
資源簡介：數字鎖相環實現源碼，有很大的參考價值。 由 鑒相器 模K加減計數器 脈沖加減電路 同步建立偵察電路 模N分頻器 構成.
上傳時間： 2014-01-04
上傳用戶：zq70996813
資源簡介：easyARM8962 flash操作api函數調用實驗源碼
上傳時間： 2014-02-20
上傳用戶：AbuGe
資源簡介：easyARM8962 GPIO操作輸入輸出實驗源碼
上傳時間： 2016-08-31
上傳用戶：集美慧
資源簡介：在VHDL下實現鎖相環的源碼和說明文檔.通常用于分頻或倍頻時進行相位鎖定.
上傳時間： 2013-12-07
上傳用戶：hzy5825468
資源簡介：PLL是數字鎖相環設計源程序, 其中, Fi是輸入頻率(接收數據), 數字鎖相技術在通信領域應用非常廣泛，本例用VHDL描述了一個鎖相環作為參考，源碼已經調試過。編譯器synplicty.Fo(Q5)是本地輸出頻率. 目的是從輸入數據中提取時鐘信號(Q5), 其頻率與數據速率一致,...
上傳時間： 2013-12-31
上傳用戶：hphh
資源簡介：easyARM8962 比較器操作輸入源碼
上傳時間： 2013-12-29
上傳用戶：gdgzhym
資源簡介：easyARM8962 串口驅動實驗源碼
上傳時間： 2016-08-31
上傳用戶：葉山豪
資源簡介：easyARM8962 ucos環境下 sd卡spi通訊實驗源碼
上傳時間： 2016-08-31
上傳用戶：cxl274287265
資源簡介：采用MATLAB仿真二階鎖相環PLL，仿真環境MATLAB?R2016a，包括源碼等
上傳時間： 2018-03-28
上傳用戶：auheish
資源簡介：FPGA器件在通信、消費類電子等領域應用越來越廣泛，隨著FPGA規模的增大、功能的加強對時鐘的要求也越來越高。在FPGA中嵌入時鐘發生器對解決該問題是一個不錯的選擇。本論文首先，描述并分析了電荷泵鎖相環時鐘發生器的體系結構、組成單元及各單元的非理想特性...
上傳時間： 2013-04-24
上傳用戶：變形金剛
