相 關 資 源

• 用Verilog HDL實現(xiàn)I2C總線功能免費下載

  資源簡介：用Verilog HDL實現(xiàn)I2C總線功能，對I2C總線有很大幫助

  標簽： Verilog HDL I2C 總線

  上傳時間： 2013-12-28

  上傳用戶：ouyangtongze

• 用Verilog HDL實現(xiàn)I2C總線功能免費下載

  資源簡介：用Verilog HDL實現(xiàn)I2C總線功能，對I2C總線有很大幫助

  標簽： Verilog HDL I2C 總線

  上傳時間： 2013-12-31

  上傳用戶：zhouchang199

• Verilog HDL實現(xiàn)I2C功能免費下載

  資源簡介：用Verilog HDL實現(xiàn)I2C總線功能

  標簽： Verilog HDL I2C

  上傳時間： 2013-11-07

  上傳用戶：源弋弋

• Verilog HDL實現(xiàn)I2C功能免費下載

  資源簡介：用Verilog HDL實現(xiàn)I2C總線功能

  標簽： Verilog HDL I2C

  上傳時間： 2013-11-05

  上傳用戶：sssl

• 用Verilog HDL實現(xiàn)I2C Master Controller 的設計免費下載

  資源簡介：用Verilog HDL實現(xiàn)I2C Master Controller 的設計，包括主程序設計和測試程序設計

  標簽： Controller Verilog Master HDL

  上傳時間： 2014-01-04

  上傳用戶：tonyshao

• 用Verilog HDL實現(xiàn)的1553B航空電子總線接口。免費下載

  資源簡介：用Verilog HDL實現(xiàn)的1553B航空電子總線接口。

  標簽： Verilog 1553B HDL 航空電子

  上傳時間： 2016-05-19

  上傳用戶：許小華

• 用Verilog HDL實現(xiàn)曼徹斯特編碼的源碼免費下載

  資源簡介：用Verilog HDL實現(xiàn)曼徹斯特編碼的源碼

  標簽： Verilog HDL 曼徹斯特編碼 源碼

  上傳時間： 2013-12-29

  上傳用戶：lhc9102

• Verilog HDL編寫的總線功能模型免費下載

  資源簡介：Verilog HDL編寫的總線功能模型，十分有用，需要的下載

  標簽： Verilog HDL 編寫 總線

  上傳時間： 2013-12-20

  上傳用戶：ls530720646

• 數(shù)字時鐘顯示模塊,用Verilog HDL 實現(xiàn)免費下載

  資源簡介：數(shù)字時鐘顯示模塊,用Verilog HDL 實現(xiàn)

  標簽： Verilog HDL 數(shù)字時鐘 顯示模塊

  上傳時間： 2016-03-03

  上傳用戶：yiwen213

• 用VHDL來實現(xiàn)I2C的功能（實驗過）免費下載

  資源簡介：用VHDL來實現(xiàn)I2C的功能（實驗過），很好用啊

  標簽： VHDL I2C 實驗

  上傳時間： 2016-03-25

  上傳用戶：love_stanford

• 用Verilog HDL實現(xiàn)的曼徹斯特編碼器和解碼器。免費下載

  資源簡介：用Verilog HDL實現(xiàn)的曼徹斯特編碼器和解碼器。

  標簽： Verilog HDL 曼徹斯特 編碼器

  上傳時間： 2013-12-23

  上傳用戶：lifangyuan12

• 用Verilog HDL實現(xiàn)的VGA顯示彩條信號免費下載

  資源簡介：用Verilog HDL實現(xiàn)的VGA顯示彩條信號，其中包括VGA時序、豎彩條、橫彩條、棋盤格

  標簽： Verilog HDL VGA 信號

  上傳時間： 2016-06-29

  上傳用戶：yangbo69

• 用Verilog HDL實現(xiàn)了83編碼器.免費下載

  資源簡介：用Verilog HDL實現(xiàn)了83編碼器.

  標簽： Verilog HDL 編碼器

  上傳時間： 2016-07-15

  上傳用戶：731140412

• 用Verilog HDL實現(xiàn)的任意 頻率分頻器源代碼免費下載

  資源簡介：用Verilog HDL實現(xiàn)的任意 頻率分頻器源代碼，是一個通用的程序

  標簽： Verilog HDL 頻率 分頻器

  上傳時間： 2014-01-07

  上傳用戶：alan-ee

• 用Verilog HDL 實現(xiàn)時鐘(時和分)免費下載

  資源簡介：用Verilog HDL 實現(xiàn)時鐘(時和分)

  標簽： Verilog HDL 實現(xiàn)時鐘 分

  上傳時間： 2013-12-26

  上傳用戶：Amygdala

• 用Verilog HDL實現(xiàn)狀態(tài)機的設計免費下載

  資源簡介：用Verilog HDL實現(xiàn)狀態(tài)機的設計

  標簽： Verilog HDL 狀態(tài)

  上傳時間： 2014-01-22

  上傳用戶：netwolf

• 用Verilog HDL硬件描述語言實現(xiàn)多人搶答器功能免費下載

  資源簡介：用Verilog HDL硬件描述語言實現(xiàn)多人搶答器功能，有計時，計分，報警等功能。

  標簽： Verilog HDL 硬件描述語言 搶答器

  上傳時間： 2015-11-25

  上傳用戶：1427796291

• actel A3P250 fpga用Verilog HDL語言實現(xiàn)串口功能的源代碼免費下載

  資源簡介：actel A3P250 fpga用Verilog HDL語言實現(xiàn)串口功能的源代碼

  標簽： Verilog A3P250 actel fpga

  上傳時間： 2013-12-23

  上傳用戶：aa17807091

• 減1計數(shù)器 一、設計要求 用Verilog HDL語言設計一個計數(shù)器。 要求計數(shù)器具有異步置位/復位功能免費下載

  資源簡介：減1計數(shù)器 一、設計要求 用Verilog HDL語言設計一個計數(shù)器。 要求計數(shù)器具有異步置位/復位功能，可以進行自增和自減計數(shù)，其計數(shù)周期為2^N（N為二進制位數(shù)）。 二、設計原理 輸入/輸出說明： d：異步置數(shù)數(shù)據(jù)輸入； q：當前計數(shù)器數(shù)據(jù)輸出； clock：時鐘脈沖...

  標簽： Verilog 計數(shù)器 HDL 減

  上傳時間： 2015-03-28

  上傳用戶：zycidjl

• 用cpld實現(xiàn)曼徹斯特編碼 用Verilog HDL進行曼徹斯特編碼免費下載

  資源簡介：用cpld實現(xiàn)曼徹斯特編碼 用Verilog HDL進行曼徹斯特編碼，用于通信中

  標簽： Verilog cpld HDL 曼徹斯特編碼

  上傳時間： 2015-05-02

  上傳用戶：chenbhdt

• Verilog HDL實現(xiàn)的I2C Slave模擬免費下載

  資源簡介：Verilog HDL實現(xiàn)的I2C Slave模擬

  標簽： Verilog Slave HDL I2C

  上傳時間： 2014-11-17

  上傳用戶：ztj182002

• 本文件提供了用Verilog HDL語言實現(xiàn)的8位超前進位加法器,充分說明了超前進位加法器和普通加法器之間的區(qū)別.免費下載

  資源簡介：本文件提供了用Verilog HDL語言實現(xiàn)的8位超前進位加法器,充分說明了超前進位加法器和普通加法器之間的區(qū)別.

  標簽： Verilog 加法器 HDL 進位

  上傳時間： 2013-12-17

  上傳用戶：ynwbosss

• 是幾個用Verilog HDL語言編寫的源代碼（里面包括實現(xiàn)濾波器等）免費下載

  資源簡介：是幾個用Verilog HDL語言編寫的源代碼（里面包括實現(xiàn)濾波器等），對想學習這個語言的朋友很有幫助！

  標簽： Verilog HDL 語言 編寫

  上傳時間： 2016-05-22

  上傳用戶：ouyangtongze

• 用VHADL和Verilog HDL實現(xiàn)帶進位的8位加減法器。免費下載

  資源簡介：用VHADL和Verilog HDL實現(xiàn)帶進位的8位加減法器。

  標簽： Verilog VHADL HDL 8位

  上傳時間： 2016-07-12

  上傳用戶：bruce

• 包含了四位計數(shù)器等基本數(shù)字模塊的的Verilog HDL程序代碼,該功能實現(xiàn),可以直接利用DC進行綜合,得到硬件電路,亦能夠轉換成VHDL語言進行綜合免費下載

  資源簡介：包含了四位計數(shù)器等基本數(shù)字模塊的的Verilog HDL程序代碼,該功能實現(xiàn),可以直接利用DC進行綜合,得到硬件電路,亦能夠轉換成VHDL語言進行綜合

  標簽： Verilog VHDL HDL 計數(shù)器

  上傳時間： 2013-12-19

  上傳用戶：hopy

• 用FPGA Verilog HDL實現(xiàn)千兆以太網(wǎng)MAC。免費下載

  資源簡介：用FPGA Verilog HDL實現(xiàn)千兆以太網(wǎng)MAC。

  標簽： Verilog FPGA HDL MAC

  上傳時間： 2014-01-12

  上傳用戶：yuanyuan123

• 16階FIR濾波器--本設計用Verilog HDL語言串行DA算法實現(xiàn)16階有限頻率響應濾波器！免費下載

  資源簡介：16階FIR濾波器--本設計用Verilog HDL語言串行DA算法實現(xiàn)16階有限頻率響應濾波器！

  標簽： Verilog FIR HDL 濾波器

  上傳時間： 2016-11-26

  上傳用戶：moshushi0009

• 用Verilog HDL / VHDL實現(xiàn)的數(shù)字頻率計（完整實驗報告）免費下載

  資源簡介：用Verilog HDL / VHDL實現(xiàn)的數(shù)字頻率計（完整實驗報告）

  標簽： Verilog VHDL HDL 數(shù)字頻率計

  上傳時間： 2014-01-22

  上傳用戶：dapangxie

• 用Verilog HDL編寫的秒表設計免費下載

  資源簡介：用Verilog HDL編寫的秒表設計，可以實現(xiàn)百分之一秒，十分之一秒，秒，十秒等功能。

  標簽： Verilog HDL 編寫 秒表設計

  上傳時間： 2017-07-09

  上傳用戶：離殤

• 用Verilog HDL語言編寫的家用空調溫度控制器免費下載

  資源簡介：用Verilog HDL語言編寫的家用空調溫度控制器，可實現(xiàn)手動，自動控制兩種模式，并可實現(xiàn)報警功能。

  標簽： Verilog HDL 語言 編寫

  上傳時間： 2013-12-24

  上傳用戶：894898248