相 關(guān) 資 源

• 異步復(fù)位狀態(tài)機(jī) -- State Machine with Asynchronous Reset -- dowload from: www.fpga.com.cn & www.pld.com.cn免費(fèi)下載

  資源簡(jiǎn)介：異步復(fù)位狀態(tài)機(jī) -- State Machine with Asynchronous Reset -- dowload from: www.fpga.com.cn & www.pld.com.cn

  標(biāo)簽： Asynchronous com www Machine

  上傳時(shí)間： 2013-12-06

  上傳用戶：xjz632

• -- Moore State Machine with explicit state encoding -- dowload from: www.fpga.com.cn & www.pld.com.免費(fèi)下載

  資源簡(jiǎn)介：-- Moore State Machine with explicit state encoding -- dowload from: www.fpga.com.cn & www.pld.com.cn

  標(biāo)簽： com www explicit encoding

  上傳時(shí)間： 2015-07-02

  上傳用戶：chenbhdt

• VHDL源代碼免費(fèi)下載

  資源簡(jiǎn)介：VHDL源代碼，使用VHDL語(yǔ)言編寫(xiě)，異步復(fù)位狀態(tài)機(jī)

  標(biāo)簽： VHDL 源代碼

  上傳時(shí)間： 2013-12-06

  上傳用戶：偷心的海盜

• State.Machine.Coding.Styles.for.Synthesis（狀態(tài)機(jī)免費(fèi)下載

  資源簡(jiǎn)介：State.Machine.Coding.Styles.for.Synthesis（狀態(tài)機(jī)，英文,VHDL）

  標(biāo)簽： Synthesis Machine Coding Styles

  上傳時(shí)間： 2013-12-22

  上傳用戶：vodssv

• 用狀態(tài)機(jī)實(shí)現(xiàn)密碼鎖State Machine used to achieve code lock免費(fèi)下載

  資源簡(jiǎn)介：用狀態(tài)機(jī)實(shí)現(xiàn)密碼鎖State Machine used to achieve code lock

  標(biāo)簽： Machine achieve State code

  上傳時(shí)間： 2017-06-21

  上傳用戶：a673761058

• State Machine Coding Styles for Synthesis免費(fèi)下載

  資源簡(jiǎn)介：? 本文論述了狀態(tài)機(jī)的verilog編碼風(fēng)格,以及不同編碼風(fēng)格的優(yōu)缺點(diǎn)，Steve Golson's 1994 paper, "State Machine Design Techniques for Verilog and VHDL" [1], is agreat paper on state Machine design using Verilog, VHDL and Synopsys tools. Steve's ...

  標(biāo)簽： Synthesis Machine Coding Styles

  上傳時(shí)間： 2013-10-15

  上傳用戶：dancnc

• 狀態(tài)機(jī)學(xué)習(xí)心得免費(fèi)下載

  資源簡(jiǎn)介：　　FSM 分兩大類：米里型和摩爾型。 　　組成要素有輸入(包括復(fù)位)，狀態(tài)(包括當(dāng)前狀態(tài)的操作)，狀態(tài)轉(zhuǎn)移條件，狀態(tài)的輸出條件。 　　設(shè)計(jì)FSM 的方法和技巧多種多樣，但是總結(jié)起來(lái)有兩大類：第一種，將狀態(tài)轉(zhuǎn)移和狀態(tài)的操作和判斷等寫(xiě)到一個(gè)模塊(process、bl...

  標(biāo)簽： 狀態(tài)

  上傳時(shí)間： 2013-10-23

  上傳用戶：yupw24

• State Machine Coding Styles for Synthesis免費(fèi)下載

  資源簡(jiǎn)介：? 本文論述了狀態(tài)機(jī)的verilog編碼風(fēng)格,以及不同編碼風(fēng)格的優(yōu)缺點(diǎn)，Steve Golson's 1994 paper, "State Machine Design Techniques for Verilog and VHDL" [1], is agreat paper on state Machine design using Verilog, VHDL and Synopsys tools. Steve's ...

  標(biāo)簽： Synthesis Machine Coding Styles

  上傳時(shí)間： 2013-10-12

  上傳用戶：sardinescn

• 狀態(tài)機(jī)學(xué)習(xí)心得免費(fèi)下載

  資源簡(jiǎn)介：　　FSM 分兩大類：米里型和摩爾型。 　　組成要素有輸入(包括復(fù)位)，狀態(tài)(包括當(dāng)前狀態(tài)的操作)，狀態(tài)轉(zhuǎn)移條件，狀態(tài)的輸出條件。 　　設(shè)計(jì)FSM 的方法和技巧多種多樣，但是總結(jié)起來(lái)有兩大類：第一種，將狀態(tài)轉(zhuǎn)移和狀態(tài)的操作和判斷等寫(xiě)到一個(gè)模塊(process、bl...

  標(biāo)簽： 狀態(tài)

  上傳時(shí)間： 2015-01-02

  上傳用戶：aa17807091

• state Machine working with rtos免費(fèi)下載

  資源簡(jiǎn)介：state Machine working with rtos

  標(biāo)簽： Machine working state rtos

  上傳時(shí)間： 2013-12-13

  上傳用戶：woshiayin

• Verilog and VHDL狀態(tài)機(jī)設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：Verilog and VHDL狀態(tài)機(jī)設(shè)計(jì)，英文pdf格式 State Machine design techniques for Verilog and VHDL Abstract : Designing a synchronous finite state Another way of organizing a state Machine (FSM) is a common task for a digital logic only one l...

  標(biāo)簽： Verilog VHDL and 狀態(tài)

  上傳時(shí)間： 2013-12-19

  上傳用戶：change0329

• 4位乘法器,4位除法器 8位數(shù)據(jù)鎖存器,8位相等比較器,帶同步復(fù)位的狀態(tài) 機(jī),元件例化與層次設(shè)計(jì),最高優(yōu)先級(jí)編碼器免費(fèi)下載

  資源簡(jiǎn)介：4位乘法器,4位除法器 8位數(shù)據(jù)鎖存器,8位相等比較器,帶同步復(fù)位的狀態(tài) 機(jī),元件例化與層次設(shè)計(jì),最高優(yōu)先級(jí)編碼器

  標(biāo)簽： 乘法器 8位 除法器 數(shù)據(jù)

  上傳時(shí)間： 2014-12-07

  上傳用戶：pompey

• 帶同步復(fù)位的狀態(tài)機(jī)免費(fèi)下載

  資源簡(jiǎn)介：帶同步復(fù)位的狀態(tài)機(jī)，使用VHDL代碼編寫(xiě)

  標(biāo)簽： 同步復(fù)位 狀態(tài)

  上傳時(shí)間： 2014-01-06

  上傳用戶：eclipse

• 將原始的同步狀態(tài)機(jī)分解為若干個(gè)能夠相互通信的子狀態(tài)機(jī),提高子狀態(tài)機(jī)的自循環(huán)率,進(jìn)而通過(guò)異步控制子狀態(tài)機(jī),達(dá)到降低功耗的目的. 將免費(fèi)下載

  資源簡(jiǎn)介：將原始的同步狀態(tài)機(jī)分解為若干個(gè)能夠相互通信的子狀態(tài)機(jī),提高子狀態(tài)機(jī)的自循環(huán)率,進(jìn)而通過(guò)異步控制子狀態(tài)機(jī),達(dá)到降低功耗的目的. 將

  標(biāo)簽： 狀態(tài) 分解 互通 低功耗

  上傳時(shí)間： 2014-08-20

  上傳用戶：wkchong

• 帶同步復(fù)位的狀態(tài)機(jī)免費(fèi)下載

  資源簡(jiǎn)介：帶同步復(fù)位的狀態(tài)機(jī)，適合VHDL初學(xué)者練習(xí)。

  標(biāo)簽： 同步復(fù)位 狀態(tài)

  上傳時(shí)間： 2016-08-12

  上傳用戶：我干你啊

• xilinx3s400開(kāi)發(fā)板廠家光盤(pán)帶源碼。state狀態(tài)機(jī)、reg免費(fèi)下載

  資源簡(jiǎn)介：xilinx3s400開(kāi)發(fā)板廠家光盤(pán)帶源碼。state狀態(tài)機(jī)、reg

  標(biāo)簽： xilinx3 xilinx state s400

  上傳時(shí)間： 2017-01-19

  上傳用戶：lwwhust

• Asynchronous Machine with pwm免費(fèi)下載

  資源簡(jiǎn)介：Asynchronous Machine with pwm

  標(biāo)簽： Asynchronous Machine with pwm

  上傳時(shí)間： 2014-12-06

  上傳用戶：wangyi39

• Asynchronous Machine with ondulleur免費(fèi)下載

  資源簡(jiǎn)介：Asynchronous Machine with ondulleur

  標(biāo)簽： Asynchronous ondulleur Machine with

  上傳時(shí)間： 2014-01-12

  上傳用戶：685

• RC5 decryption algorithm implementation, using vhdl, with state Machine implementation, use ieee pap免費(fèi)下載

  資源簡(jiǎn)介：RC5 decryption algorithm implementation, using vhdl, with state Machine implementation, use ieee papers for more detailed description.

  標(biāo)簽： implementation decryption algorithm Machine

  上傳時(shí)間： 2014-01-06

  上傳用戶：bruce5996

• Design Safe Verilog State Machine（Synplicity）免費(fèi)下載

  資源簡(jiǎn)介：? One of the strengths of Synplify is the Finite State Machine compiler. This is a powerfulfeature that not only has the ability to automatically detect state Machines in the sourcecode, and implement them with either sequential, gray, o...

  標(biāo)簽： Synplicity Machine Verilog Design

  上傳時(shí)間： 2013-10-23

  上傳用戶：司令部正軍級(jí)

• Design Safe Verilog State Machine（Synplicity）免費(fèi)下載

  資源簡(jiǎn)介：? One of the strengths of Synplify is the Finite State Machine compiler. This is a powerfulfeature that not only has the ability to automatically detect state Machines in the sourcecode, and implement them with either sequential, gray, o...

  標(biāo)簽： Synplicity Machine Verilog Design

  上傳時(shí)間： 2013-10-20

  上傳用戶：蒼山觀海

• rc5的encryption,帶state Machine免費(fèi)下載

  資源簡(jiǎn)介：rc5的encryption,帶state Machine，一共四種狀態(tài)st_idle,st_ready,st_round_op,st_pre_round

  標(biāo)簽： encryption Machine state rc5

  上傳時(shí)間： 2014-12-20

  上傳用戶：wab1981

• 狀態(tài)機(jī)的應(yīng)用免費(fèi)下載

  資源簡(jiǎn)介：狀態(tài)機(jī)在spartan3e開(kāi)發(fā)板上的應(yīng)用及源代碼

  標(biāo)簽： 狀態(tài)

  上傳時(shí)間： 2013-05-26

  上傳用戶：nunnzhy

• 采用狀態(tài)機(jī)和消息機(jī)制的串口接收程序免費(fèi)下載

  資源簡(jiǎn)介：采用狀態(tài)機(jī)和消息機(jī)制的串口接收程序

  標(biāo)簽： 狀態(tài) 消息機(jī)制 串口接收 程序

  上傳時(shí)間： 2013-04-24

  上傳用戶：huangping588

• 介紹了3DES加密算法的原理并詳盡描述了該算法的FPGA設(shè)計(jì)實(shí)現(xiàn)，采用了狀態(tài)機(jī)和流水線技術(shù)免費(fèi)下載

  資源簡(jiǎn)介：介紹了3DES加密算法的原理并詳盡描述了該算法的FPGA設(shè)計(jì)實(shí)現(xiàn)。采用了狀態(tài)機(jī)和流水線技術(shù)，使得在面積和速度上達(dá)到最佳優(yōu)化；添加了輸入和輸出接口的設(shè)計(jì)以增強(qiáng)該算法應(yīng)用的靈活性。各模塊均用硬件描述語(yǔ)言實(shí)現(xiàn)，最終下載到FPGA芯片Stratix EP1S25F780C5中。

  標(biāo)簽： 3DES FPGA 加密算法 算法

  上傳時(shí)間： 2013-08-20

  上傳用戶：HGH77P99

• 有限狀態(tài)機(jī)的設(shè)計(jì)，包括仿真文件以及sof文件免費(fèi)下載

  資源簡(jiǎn)介：有限狀態(tài)機(jī)的設(shè)計(jì)\\r\\n包括仿真文件以及sof文件

  標(biāo)簽： sof 有限狀態(tài)機(jī) 仿真

  上傳時(shí)間： 2013-08-20

  上傳用戶：18752787361

• 有關(guān)FPGA中狀態(tài)機(jī)開(kāi)發(fā)的文章免費(fèi)下載

  資源簡(jiǎn)介：有關(guān)FPGA中狀態(tài)機(jī)開(kāi)發(fā)的文章，內(nèi)容很經(jīng)典的，有開(kāi)發(fā)例程。對(duì)硬件設(shè)計(jì)工程師比較有用

  標(biāo)簽： FPGA 狀態(tài)

  上傳時(shí)間： 2013-09-03

  上傳用戶：steveng

• 同步復(fù)位和異步復(fù)位,FPGA設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：同步復(fù)位和異步復(fù)位,FPGA設(shè)計(jì)

  標(biāo)簽： FPGA 同步復(fù)位 異步復(fù)位

  上傳時(shí)間： 2013-09-05

  上傳用戶：swaylong

• 帶有異步復(fù)位端的D觸發(fā)器免費(fèi)下載

  資源簡(jiǎn)介：帶有異步復(fù)位端的D觸發(fā)器#2

  標(biāo)簽： 異步復(fù)位 D觸發(fā)器

  上傳時(shí)間： 2014-12-23

  上傳用戶：caiqinlin

• 鍵盤(pán)輸入接口與狀態(tài)機(jī)編程學(xué)習(xí)免費(fèi)下載

  資源簡(jiǎn)介：鍵盤(pán)輸入接口與狀態(tài)機(jī)編程

  標(biāo)簽： 鍵盤(pán) 輸入接口 狀態(tài) 編程

  上傳時(shí)間： 2013-10-21

  上傳用戶：520