用vhdl的4x4的數據選擇器，在maxplusII下編譯、仿真通過。是構成大型數字電路的重要部件。適合vhdl初學者分析學習。
資源簡介：用vhdl的4x4的數據選擇器，在maxplusII下編譯、仿真通過。是構成大型數字電路的重要部件。適合vhdl初學者分析學習。
上傳時間： 2015-04-13
上傳用戶：banyou
資源簡介：這是用Verilog HDL編好的2選一數據選擇器 可以直接使用 沒有密碼
上傳時間： 2014-01-25
上傳用戶：pkkkkp
資源簡介：用vhdl語言寫的程序包含如下功能：1.鍵盤掃描2.控制AD轉換3.產生PWM信號與51系列CPU接口，接在51地址數據總線上，單片機通過訪問地址總線上的數據寄存器來控制CPLD
上傳時間： 2013-08-20
上傳用戶：liuqy
資源簡介：vhdl的四選一選擇器
上傳時間： 2014-01-03
上傳用戶：z1191176801
資源簡介：這是用vhdl語言寫的32位分頻器的程序，可直接運行，看結果，歡迎使用。多指正，交流。
上傳時間： 2015-05-11
上傳用戶：chenlong
資源簡介：全加器的詳細設計思路和用vhdl語言編寫的詳細源代碼
上傳時間： 2014-01-12
上傳用戶：zhaiyanzhong
資源簡介：美國德州儀器公司(TI Texas Instrument)的放大器和數據轉換器選擇指導。
上傳時間： 2013-12-10
上傳用戶：xc216
資源簡介：一個用vhdl語言編成的可以讓蜂鳴器發聲的的程序。
上傳時間： 2015-06-06
上傳用戶：it男一枚
資源簡介：一個用vhdl語言編寫的全加器，是數字電路EDA設計的一個例子，可能不太特別，但是應該可以用一下的。
上傳時間： 2014-10-29
上傳用戶：ayfeixiao
資源簡介：這是用vhdl 語言編寫的參數可以直接設置的2n倍時鐘分頻器，在運用時，不需要閱讀vhdl源代碼，只需要把clk_div2n.vhd加入當前工程便可以直接調用clk_div2n.bsf。
上傳時間： 2015-08-23
上傳用戶：xinyuzhiqiwuwu
資源簡介：基于verilog語言的數據選擇器，包括數據選擇器的測試模塊
上傳時間： 2015-09-12
上傳用戶：黑漆漆
資源簡介：這是用tlc5620產生正弦波的程序(本人編寫,調試通過),附加VB環境下的正弦波數據產生器(下載資料)
上傳時間： 2015-11-29
上傳用戶：杜瑩12345
資源簡介：一個用vhdl語言編寫的譯碼器程序，希望學習的人能夠下載學習。
上傳時間： 2013-12-23
上傳用戶：as275944189
資源簡介：這個程序是用vhdl語言編寫的對AD7862在數據采集中進行設計，并進行波形仿真，是對芯片的進一步了解?。∠Ｍ麑ο嚓P硬件的朋友有用??！
上傳時間： 2016-01-15
上傳用戶：372825274
資源簡介：基于fpga和sopc的用vhdl語言編寫的EDA7段數碼顯示譯碼器
上傳時間： 2014-03-08
上傳用戶：bjgaofei
資源簡介：基于fpga和sopc的用vhdl語言編寫的EDA8段數碼顯示譯碼器
上傳時間： 2013-11-27
上傳用戶：chfanjiang
資源簡介：基于fpga和sopc的用vhdl語言編寫的EDA數控分頻器
上傳時間： 2014-01-03
上傳用戶：yan2267246
資源簡介：基于fpga和sopc的用vhdl語言編寫的EDA數據采集電路和簡易存儲示波器
上傳時間： 2013-12-23
上傳用戶：123啊
資源簡介：基于fpga和sopc的用vhdl語言編寫的EDA比較器和D/A器件實現
上傳時間： 2013-12-15
上傳用戶：xz85592677
資源簡介：數據選擇器的multisim8仿真（邏輯分析儀）
上傳時間： 2013-12-27
上傳用戶：ve3344
資源簡介：本頻率計采用數據選擇器實現對任意周期信號的頻率、周期、脈寬、占空比、自檢等不同功能輸入電路的選擇，通過鍵盤實現了各個功能的選擇，最后采用LED動態顯示模塊將所測的數值顯示出來。
上傳時間： 2013-11-25
上傳用戶：小眼睛LSL
資源簡介：用vhdl語言實現的高速數據采集中，計算數據采集速度的程序
上傳時間： 2016-04-28
上傳用戶：李夢晗
資源簡介：用vhdl語言編寫的串口通訊器，按串口232協議編寫。
上傳時間： 2016-06-28
上傳用戶：ma1301115706
資源簡介：用vhdl語言寫的程序包含如下功能：1.鍵盤掃描2.控制AD轉換3.產生PWM信號與51系列CPU接口，接在51地址數據總線上，單片機通過訪問地址總線上的數據寄存器來控制CPLD
上傳時間： 2013-12-27
上傳用戶：咔樂塢
資源簡介：本文為用vhdl語言編寫的38譯碼器，為doc格式，請先復制到相應軟件例如maxplus中再使用。
上傳時間： 2013-12-21
上傳用戶：思琦琦
資源簡介：這是用vhdl語言編寫的3-8編碼器，可以看到程序簡單可行
上傳時間： 2017-01-19
上傳用戶：愛死愛死
資源簡介：這是一個用vhdl語言實現的移位器，可以實現移位功能
上傳時間： 2014-07-04
上傳用戶：gxrui1991
資源簡介：用vhdl語言描述的用鎖存器，加法計數器，ROM存儲器構成的RTL圖
上傳時間： 2013-12-12
上傳用戶：vodssv
資源簡介：用vhdl語言編寫的，利用FPGA模擬示雙通道波器功能，兩個通道各自輸入正弦信號，合成“李薩如”圖
上傳時間： 2016-02-20
上傳用戶：1159797854
資源簡介：本程序是用vhdl語言編寫的，其中包括并口通訊，DDS電機調速,編碼器信號處理等，對研究這方面的工程人員有一定參考作用
上傳時間： 2013-12-27
上傳用戶：chenlong
