循環糾錯碼譯碼器VHDL代碼。通信方面FPGA設計基礎代碼。
資源簡介：循環糾錯碼譯碼器VHDL代碼。通信方面FPGA設計基礎代碼。
上傳時間： 2013-12-09
上傳用戶：xyipie
資源簡介：VHDL編寫的漢明糾錯碼譯碼器,數字傳輸中漢明糾錯碼的譯碼所用
上傳時間： 2014-12-05
上傳用戶：笨小孩
資源簡介：EDA 七段譯碼器 VHDL代碼
上傳時間： 2014-11-01
上傳用戶：yyq123456789
資源簡介：循環碼糾錯譯碼器，簡單易學，十分適合初學者使用
上傳時間： 2017-07-01
上傳用戶：caixiaoxu26
資源簡介：用VHDL語言編寫的基于FPGA的波形發生器。對于做實驗需要產生的波形非常有用。
上傳時間： 2013-12-24
上傳用戶：蠢蠢66
資源簡介：VHDL 高速基于分布式濾波器FPGA設計論文
上傳時間： 2013-08-09
上傳用戶：qwerasdf
資源簡介：基于C51和PDIUSBD12USB接口芯片的USB通信固件設計源程序代碼
上傳時間： 2015-08-15
上傳用戶：shus521
資源簡介：圖書館查詢系統。是C語言初學者必備的一個簡單程序設計。很有意義和基礎價值。
上傳時間： 2013-12-03
上傳用戶：wendy15
資源簡介：步進電機位置控制系統的FPGA設計與實現。
上傳時間： 2016-09-02
上傳用戶：xhz1993
資源簡介：TI的TUSB3210芯片的原理圖和PCB文件。為您的設計提供參考。
上傳時間： 2016-11-11
上傳用戶：ve3344
資源簡介：Ajax樹形結構設計與例子。 Ajax樹形結構設計與例子。
上傳時間： 2013-12-26
上傳用戶：ommshaggar
資源簡介：很不錯的FPGA設計學習資料。非常值得看一看哦。
上傳時間： 2014-01-04
上傳用戶：qq21508895
資源簡介：VHDL 高速基于分布式濾波器FPGA設計論文
上傳時間： 2014-01-17
上傳用戶：gyq
資源簡介：一個用VHDL語言編寫的譯碼器程序，希望學習的人能夠下載學習。
上傳時間： 2013-12-23
上傳用戶：as275944189
資源簡介：用VHDL 語言描述度三線八線譯碼器，其開發均在FPGA中
上傳時間： 2013-12-20
上傳用戶：love1314
資源簡介：文件是3線-8線譯碼器的VHDL語言實現，非常簡單，僅供參考！！！
上傳時間： 2020-05-06
上傳用戶：nathan1112
資源簡介：卷積碼是無線通信系統中廣泛使用的一種信道編碼方式。Viterbi譯碼算法是一種卷積碼的最大似然譯碼算法，它具有譯碼效率高、速度快等特點，被認為是卷積碼的最佳譯碼算法。本文的主要內容是在FPGA上實現約束長度為9，碼率為1/2，采用軟判決方式的Viterbi譯碼器...
上傳時間： 2013-07-23
上傳用戶：葉山豪
資源簡介：本文以Turbo碼編譯碼器的FPGA實現為目標，對Turbo碼的編譯碼算法和用硬件語言將其實現進行了深入的研究。 首先，在理論上對Turbo碼的編譯碼原理進行了介紹，確定了Max-log-MAF算法的譯碼算法，結合CCSDS標準，在實現編碼器時，針對標準中給定的幀長、碼率與交...
上傳時間： 2013-04-24
上傳用戶：haohaoxuexi
資源簡介：可靠通信要求消息從信源到信宿盡量無誤傳輸，這就要求通信系統具有很好的糾錯能力，如使用差錯控制編碼。自仙農定理提出以來，先后有許多糾錯編碼被相繼提出，例如漢明碼，BCH碼和RS碼等，而C。Berrou等人于1993年提出的Turbo碼以其優異的糾錯性能成為通信界...
上傳時間： 2013-04-24
上傳用戶：ziyu_job1234
資源簡介：卷積Turbo碼因其優異的糾錯性能越來越受人門的關注，而編碼器和譯碼器是編碼理論實際應用的重點和難點。論文根據IEEE802.16e標準，以低時延、高吞吐量、支持高時鐘頻率、參數可配置為目標，對卷積Turbo碼編碼器和譯碼器的FPG...
上傳時間： 2013-05-19
上傳用戶：cuibaigao
資源簡介：用systemview做的一個Golay 碼編譯碼器，可以改成matlab的程序來用。
上傳時間： 2014-01-01
上傳用戶：LouieWu
資源簡介：此三八譯碼器，實現模擬信息量到數字量的計算。
上傳時間： 2017-04-25
上傳用戶：yzy6007
資源簡介：PDF417糾錯碼原理及實現，一個關于糾錯的文檔資料。
上傳時間： 2013-12-25
上傳用戶：waizhang
資源簡介：1Quartus II軟件的安裝2Quartus II軟件的使用、開發板的使用本章將通過3個完整的例子，一步一步的手把手的方式完成設計，完成這3個設計，并得到正確的結果，將會快速、有效的掌握在Altera Quartusll軟件環境下進行FPGA設計與開發的方法、流程，并熟悉開發板的...
上傳時間： 2022-07-18
上傳用戶：
資源簡介：這是Actel 的FPGA的譯碼器的VHDL源代碼。
上傳時間： 2013-08-10
上傳用戶：大灰狼123456
資源簡介：通過對用硬件描述語言VHDL表示的某個專用部件（如中斷控制器、差錯控制碼編碼/譯碼器，此為譯碼器）的代碼分析，構建它的邏輯結構，加深對相關部件設計技術的理解。 試驗平臺：MaxPlusII
上傳時間： 2015-04-08
上傳用戶：lps11188
資源簡介：譯碼器的邏輯功能是將已賦予特定含義的一組二進制輸入代碼的原意"翻譯"出來,變成對應的輸出高低電平信號.該程序為3-8譯碼器.基于VHDL,其開發環境是MAXPLUS2.
上傳時間： 2013-12-23
上傳用戶：lepoke
資源簡介：37個經典的VHDL程序。有比較器、七段譯碼器、狀態機等。
上傳時間： 2016-07-13
上傳用戶：541657925
資源簡介：這是Actel 的FPGA的譯碼器的VHDL源代碼。
上傳時間： 2017-03-23
上傳用戶：redmoons
資源簡介：1.學習7段數碼顯示譯碼器設計。 2.進一步熟悉VHDL設計技術,掌握CASE語句的使用。 3.掌握文本輸入法的頂層設計方法。
上傳時間： 2014-01-25
上傳用戶：duoshen1989
