相 關(guān) 資 源

• sdram的控制器 verilog源碼免費(fèi)下載

  資源簡介：sdram的控制器 verilog源碼

  標(biāo)簽： verilog sdram 控制器 源碼

  上傳時(shí)間： 2014-01-13

  上傳用戶：aappkkee

• USB2.0 chip的一部分verilog源碼。opencore上下的免費(fèi)下載

  資源簡介：USB2.0 chip的一部分verilog源碼。opencore上下的，還比較好用:)

  標(biāo)簽： opencore verilog chip USB

  上傳時(shí)間： 2015-06-17

  上傳用戶：lps11188

• 全數(shù)字fsk調(diào)制解調(diào)的實(shí)現(xiàn) verilog源碼免費(fèi)下載

  資源簡介：全數(shù)字fsk調(diào)制解調(diào)的實(shí)現(xiàn) verilog源碼

  標(biāo)簽： verilog fsk 全數(shù)字 調(diào)制解調(diào)

  上傳時(shí)間： 2017-06-08

  上傳用戶：wangzhen1990

• sopc sdram 硬核的verilog 源碼免費(fèi)下載

  資源簡介：sopc sdram 硬核的verilog 源碼

  標(biāo)簽： verilog sdram sopc 源碼

  上傳時(shí)間： 2014-01-26

  上傳用戶：shus521

• vga 控制器的verilog 源碼免費(fèi)下載

  資源簡介：vga 控制器的verilog 源碼 ，fpga上可實(shí)現(xiàn)圖片的顯示

  標(biāo)簽： verilog vga 控制器 源碼

  上傳時(shí)間： 2017-01-14

  上傳用戶：Andy123456

• 一段NOR FLASH 控制器的verilog源碼免費(fèi)下載

  資源簡介：一段NOR FLASH 控制器的verilog源碼

  標(biāo)簽： verilog FLASH NOR 控制器

  上傳時(shí)間： 2017-05-17

  上傳用戶：busterman

• ps2_鍵盤控制器源碼verilog源碼免費(fèi)下載

  資源簡介：ps2_鍵盤控制器源碼verilog源碼，是一個(gè)不錯(cuò)的代碼

  標(biāo)簽： verilog 源碼 ps 鍵盤控制器

  上傳時(shí)間： 2013-12-28

  上傳用戶：努力努力再努力

• 奇偶校驗(yàn)碼的verilog源碼免費(fèi)下載

  資源簡介：奇偶校驗(yàn)碼的verilog源碼，為MODELSIM下的一個(gè)工程。有測試文件。

  標(biāo)簽： verilog 奇偶校驗(yàn)碼 源碼

  上傳時(shí)間： 2014-01-22

  上傳用戶：稀世之寶039

• 8251和8055的verilog源碼免費(fèi)下載

  資源簡介：8251和8055的verilog源碼，可進(jìn)行綜合和仿真，是學(xué)習(xí)SOC的好資料！

  標(biāo)簽： verilog 8251 8055 源碼

  上傳時(shí)間： 2014-08-24

  上傳用戶：lhc9102

• 王金明的書的verilog源碼實(shí)例。供初學(xué)者學(xué)習(xí)。免費(fèi)下載

  資源簡介：王金明的書的verilog源碼實(shí)例。供初學(xué)者學(xué)習(xí)。

  標(biāo)簽： verilog 源碼 初學(xué)者

  上傳時(shí)間： 2016-01-09

  上傳用戶：lx9076

• 一維DCT變換的verilog源碼免費(fèi)下載

  資源簡介：一維DCT變換的verilog源碼，可用于JPEG算法優(yōu)化的參考。程序中用到的算法稱為“扭卷積”，可參考相關(guān)IEEE paper

  標(biāo)簽： verilog DCT 變換 源碼

  上傳時(shí)間： 2016-01-22

  上傳用戶：dsgkjgkjg

• usart的verilog代碼.rar 包括很多的FPGA ip 源碼免費(fèi)下載

  資源簡介：usart的verilog代碼.rar 包括很多的FPGA ip 源碼，可以直接應(yīng)用 uart_vhdl.zip sl811usb包含源程序.rar mc8051_design.zip mcpu_1[1].05.zip minicpu.zip mmc_lark_original.zip

  標(biāo)簽： verilog usart FPGA

  上傳時(shí)間： 2016-01-28

  上傳用戶：R50974

• 已經(jīng)測試過的RISC8的verilog源碼和說明還包括編譯環(huán)境和測試程序等免費(fèi)下載

  資源簡介：已經(jīng)測試過的RISC8的verilog源碼和說明還包括編譯環(huán)境和測試程序等

  標(biāo)簽： verilog RISC8 測試 源碼

  上傳時(shí)間： 2016-02-01

  上傳用戶：fredguo

• PID控制器 matlab源碼,很基礎(chǔ)的一些東西免費(fèi)下載

  資源簡介：PID控制器 matlab源碼,很基礎(chǔ)的一些東西

  標(biāo)簽： matlab PID 控制器 源碼

  上傳時(shí)間： 2016-03-22

  上傳用戶：llandlu

• 漢字點(diǎn)陣指示牌的設(shè)計(jì)及源碼,用892051做控制器.免費(fèi)下載

  資源簡介：漢字點(diǎn)陣指示牌的設(shè)計(jì)及源碼,用892051做控制器.

  標(biāo)簽： 892051 漢字 控制器 點(diǎn)陣

  上傳時(shí)間： 2013-12-28

  上傳用戶：alan-ee

• CRC校驗(yàn)串行實(shí)現(xiàn)方法,verilog源碼,利用反饋線性移位寄存器的方法,實(shí)現(xiàn)簡單,適用于串行通信協(xié)議中的CRC校驗(yàn).免費(fèi)下載

  資源簡介：CRC校驗(yàn)串行實(shí)現(xiàn)方法,verilog源碼,利用反饋線性移位寄存器的方法,實(shí)現(xiàn)簡單,適用于串行通信協(xié)議中的CRC校驗(yàn).

  標(biāo)簽： CRC verilog 串行 實(shí)現(xiàn)方法

  上傳時(shí)間： 2014-11-24

  上傳用戶：朗朗乾坤

• CRC校驗(yàn)并行實(shí)現(xiàn),verilog源碼.8位數(shù)據(jù)輸入,實(shí)現(xiàn)速度快,適用與各種類型的器件.免費(fèi)下載

  資源簡介：CRC校驗(yàn)并行實(shí)現(xiàn),verilog源碼.8位數(shù)據(jù)輸入,實(shí)現(xiàn)速度快,適用與各種類型的器件.

  標(biāo)簽： verilog CRC 并行 器件

  上傳時(shí)間： 2016-04-13

  上傳用戶：標(biāo)點(diǎn)符號

• 用VC++開發(fā)的基于AVR單片機(jī)ATmega16的24路舵機(jī)控制器的上位機(jī)源碼免費(fèi)下載

  資源簡介：用VC++開發(fā)的基于AVR單片機(jī)ATmega16的24路舵機(jī)控制器的上位機(jī)源碼

  標(biāo)簽： ATmega AVR VC 16

  上傳時(shí)間： 2014-01-05

  上傳用戶：宋桃子

• PIC16f876制作的空調(diào)控制器測試儀 源碼 圖紙全部資料免費(fèi)下載

  資源簡介：PIC16f876制作的空調(diào)控制器測試儀 源碼 圖紙全部資料

  標(biāo)簽： f876 PIC 16f 876

  上傳時(shí)間： 2016-07-26

  上傳用戶：zhaiye

• sdram器件mt48lc4m16.v源碼免費(fèi)下載

  資源簡介：sdram器件mt48lc4m16.v源碼，是一個(gè)功能的verilog代碼。

  標(biāo)簽： sdram 48 16 mt

  上傳時(shí)間： 2016-08-22

  上傳用戶：myworkpost

• 這是一個(gè)verilog源碼的優(yōu)先編碼器免費(fèi)下載

  資源簡介：這是一個(gè)verilog源碼的優(yōu)先編碼器，可以通過led顯示結(jié)果。

  標(biāo)簽： verilog 源碼 編碼器

  上傳時(shí)間： 2016-10-28

  上傳用戶：wsf950131

• 基于EP3C25寫的利用FPGA和SOPC做流水燈的verilog源碼免費(fèi)下載

  資源簡介：基于EP3C25寫的利用FPGA和SOPC做流水燈的verilog源碼

  標(biāo)簽： verilog FPGA SOPC C25

  上傳時(shí)間： 2016-11-23

  上傳用戶：asdkin

• 實(shí)現(xiàn)累加器的verilog源碼免費(fèi)下載

  資源簡介：實(shí)現(xiàn)累加器的verilog源碼，廣泛應(yīng)用在通信電路設(shè)計(jì)中

  標(biāo)簽： verilog 累加器 源碼

  上傳時(shí)間： 2013-12-16

  上傳用戶：源弋弋

• 神奇的sin波生成verilog源碼免費(fèi)下載

  資源簡介：神奇的sin波生成verilog源碼，非常簡單的代碼無需乘法即可生成sin,cos，值得搞算法的人借鑒

  標(biāo)簽： verilog sin 源碼

  上傳時(shí)間： 2017-02-16

  上傳用戶：qiao8960

• 基于altera系列芯片lvds接口的fpga設(shè)計(jì) verilog源碼免費(fèi)下載

  資源簡介：基于altera系列芯片lvds接口的fpga設(shè)計(jì) verilog源碼

  標(biāo)簽： verilog altera lvds fpga

  上傳時(shí)間： 2017-06-08

  上傳用戶：stvnash

• FPGA下PWM的verilog 源碼免費(fèi)下載

  資源簡介：FPGA下PWM的verilog 源碼，含目標(biāo)程序，可直接下載使用，可用在電機(jī)控制中

  標(biāo)簽： verilog FPGA PWM 源碼

  上傳時(shí)間： 2013-12-13

  上傳用戶：cx111111

• Galois域乘法器的verilog源碼 廣泛用于信道編碼、計(jì)算機(jī)代數(shù)及橢圓曲線加密等免費(fèi)下載

  資源簡介：Galois域乘法器的verilog源碼 廣泛用于信道編碼、計(jì)算機(jī)代數(shù)及橢圓曲線加密等

  標(biāo)簽： verilog Galois 乘法器 源碼

  上傳時(shí)間： 2017-06-28

  上傳用戶：15071087253

• 一些很有用的verilog源碼 希望對大家有幫助免費(fèi)下載

  資源簡介：一些很有用的verilog源碼 希望對大家有幫助

  標(biāo)簽： verilog 源碼 家

  上傳時(shí)間： 2017-07-09

  上傳用戶：米卡

• 基于89C2051單片機(jī)的水塔自動(dòng)抽水控制器匯編源碼免費(fèi)下載

  資源簡介：基于89C2051單片機(jī)的水塔自動(dòng)抽水控制器匯編源碼

  標(biāo)簽： 89C2051 單片機(jī) 水塔 抽水

  上傳時(shí)間： 2013-12-08

  上傳用戶：啊颯颯大師的

• verilog基礎(chǔ)程序例程 基礎(chǔ)教程 初學(xué)代碼 FPGA測試verilog源碼 包括大量的設(shè)計(jì)實(shí)例免費(fèi)下載

  資源簡介：verilog基礎(chǔ)程序例程 基礎(chǔ)教程 初學(xué)代碼 FPGA測試verilog源碼,包括大量的設(shè)計(jì)實(shí)例，邏輯源碼， 可以做為你的學(xué)習(xí)參考。

  標(biāo)簽： verilog fpga

  上傳時(shí)間： 2022-01-31

  上傳用戶：