相 關(guān) 資 源

• 用Verilog HDL / VHDL實(shí)現(xiàn)的數(shù)字頻率計(jì)（完整實(shí)驗(yàn)報(bào)告）免費(fèi)下載

  資源簡(jiǎn)介：用Verilog HDL / VHDL實(shí)現(xiàn)的數(shù)字頻率計(jì)（完整實(shí)驗(yàn)報(bào)告）

  標(biāo)簽： Verilog VHDL HDL 數(shù)字頻率計(jì)

  上傳時(shí)間： 2014-01-22

  上傳用戶(hù)：dapangxie

• 采用Verilog HDL語(yǔ)言編寫(xiě)的數(shù)字頻率計(jì)免費(fèi)下載

  資源簡(jiǎn)介：采用Verilog HDL語(yǔ)言編寫(xiě)的數(shù)字頻率計(jì)，被測(cè)波形分別為方波、三角波和正弦波；采用6個(gè)數(shù)碼管顯示結(jié)果，三檔量程可調(diào)，工程價(jià)值很高，

  標(biāo)簽： Verilog HDL 語(yǔ)言 編寫(xiě)

  上傳時(shí)間： 2016-03-21

  上傳用戶(hù)：kr770906

• 本文件提供了用Verilog HDL語(yǔ)言實(shí)現(xiàn)的8位超前進(jìn)位加法器,充分說(shuō)明了超前進(jìn)位加法器和普通加法器之間的區(qū)別.免費(fèi)下載

  資源簡(jiǎn)介：本文件提供了用Verilog HDL語(yǔ)言實(shí)現(xiàn)的8位超前進(jìn)位加法器,充分說(shuō)明了超前進(jìn)位加法器和普通加法器之間的區(qū)別.

  標(biāo)簽： Verilog 加法器 HDL 進(jìn)位

  上傳時(shí)間： 2013-12-17

  上傳用戶(hù)：ynwbosss

• EDA基于VHDL語(yǔ)言的數(shù)字頻率計(jì)的設(shè)計(jì)及其仿真免費(fèi)下載

  資源簡(jiǎn)介：EDA基于VHDL語(yǔ)言的數(shù)字頻率計(jì)的設(shè)計(jì)及其仿真

  標(biāo)簽： VHDL EDA 語(yǔ)言 數(shù)字頻率計(jì)

  上傳時(shí)間： 2017-05-10

  上傳用戶(hù)：CSUSheep

• 介紹了基于VHDL開(kāi)發(fā)的數(shù)字頻率計(jì) 從方案到結(jié)果免費(fèi)下載

  資源簡(jiǎn)介：介紹了基于VHDL開(kāi)發(fā)的數(shù)字頻率計(jì) 從方案到結(jié)果

  標(biāo)簽： VHDL 數(shù)字頻率計(jì) 方案

  上傳時(shí)間： 2014-01-26

  上傳用戶(hù)：xmsmh

• 使用3310液晶的數(shù)字頻率計(jì)（AVR）.免費(fèi)下載

  資源簡(jiǎn)介：使用3310液晶的數(shù)字頻率計(jì)（AVR）.

  標(biāo)簽： 3310 AVR 液晶 數(shù)字頻率計(jì)

  上傳時(shí)間： 2015-05-07

  上傳用戶(hù)：luke5347

• 用VHDL來(lái)實(shí)現(xiàn)的數(shù)字頻率合成的技術(shù)免費(fèi)下載

  資源簡(jiǎn)介：用VHDL來(lái)實(shí)現(xiàn)的數(shù)字頻率合成的技術(shù)，幾乎很全的，所有的都有

  標(biāo)簽： VHDL 數(shù)字頻率合成

  上傳時(shí)間： 2016-10-20

  上傳用戶(hù)：TF2015

• 基于FPGA的數(shù)字頻率計(jì)的設(shè)計(jì)11利用VHDL 硬件描述語(yǔ)言設(shè)計(jì),并在EDA(電子設(shè)計(jì)自動(dòng)化) 工具的幫助下,用大規(guī)模可編程邏輯器件(FPGA/ CPLD) 實(shí)現(xiàn)數(shù)字頻率計(jì)的設(shè)計(jì)原理及相關(guān)程序免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的數(shù)字頻率計(jì)的設(shè)計(jì)11利用VHDL 硬件描述語(yǔ)言設(shè)計(jì),并在EDA(電子設(shè)計(jì)自動(dòng)化) 工具的幫助下,用大規(guī)?？删幊踢壿嬈骷?FPGA/ CPLD) 實(shí)現(xiàn)數(shù)字頻率計(jì)的設(shè)計(jì)原理及相關(guān)程序

  標(biāo)簽： FPGA CPLD VHDL EDA

  上傳時(shí)間： 2013-11-25

  上傳用戶(hù)：ruan2570406

• 基于FPGA的數(shù)字頻率計(jì)的設(shè)計(jì)11利用VHDL 硬件描述語(yǔ)言設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的數(shù)字頻率計(jì)的設(shè)計(jì)11利用VHDL 硬件描述語(yǔ)言設(shè)計(jì),并在EDA(電子設(shè)計(jì)自動(dòng)化) 工具的幫助下,用大規(guī)?？删幊踢壿嬈骷?FPGA/ CPLD) 實(shí)現(xiàn)數(shù)字頻率計(jì)的設(shè)計(jì)原理及相關(guān)程序

  標(biāo)簽： FPGA VHDL 數(shù)字頻率計(jì) 硬件描述語(yǔ)言

  上傳時(shí)間： 2013-08-06

  上傳用戶(hù)：taozhihua1314

• 用VHDL編寫(xiě)的基于fpga的數(shù)字頻率計(jì)程序算法免費(fèi)下載

  資源簡(jiǎn)介：用VHDL編寫(xiě)的基于fpga的數(shù)字頻率計(jì)程序算法

  標(biāo)簽： VHDL fpga 編寫(xiě) 數(shù)字頻率計(jì)

  上傳時(shí)間： 2013-09-07

  上傳用戶(hù)：chfanjiang

• 用VHDL編寫(xiě)的基于fpga的數(shù)字頻率計(jì)程序算法免費(fèi)下載

  資源簡(jiǎn)介：用VHDL編寫(xiě)的基于fpga的數(shù)字頻率計(jì)程序算法

  標(biāo)簽： VHDL fpga 編寫(xiě) 數(shù)字頻率計(jì)

  上傳時(shí)間： 2015-05-03

  上傳用戶(hù)：ruixue198909

• actel A3P250 fpga用Verilog HDL語(yǔ)言實(shí)現(xiàn)串口功能的源代碼免費(fèi)下載

  資源簡(jiǎn)介：actel A3P250 fpga用Verilog HDL語(yǔ)言實(shí)現(xiàn)串口功能的源代碼

  標(biāo)簽： Verilog A3P250 actel fpga

  上傳時(shí)間： 2013-12-23

  上傳用戶(hù)：aa17807091

• 是幾個(gè)用Verilog HDL語(yǔ)言編寫(xiě)的源代碼（里面包括實(shí)現(xiàn)濾波器等）免費(fèi)下載

  資源簡(jiǎn)介：是幾個(gè)用Verilog HDL語(yǔ)言編寫(xiě)的源代碼（里面包括實(shí)現(xiàn)濾波器等），對(duì)想學(xué)習(xí)這個(gè)語(yǔ)言的朋友很有幫助！

  標(biāo)簽： Verilog HDL 語(yǔ)言 編寫(xiě)

  上傳時(shí)間： 2016-05-22

  上傳用戶(hù)：ouyangtongze

• 用verillog HDL 寫(xiě)的數(shù)字頻率計(jì).在實(shí)驗(yàn)箱上測(cè)試通過(guò)免費(fèi)下載

  資源簡(jiǎn)介：用verillog HDL 寫(xiě)的數(shù)字頻率計(jì).在實(shí)驗(yàn)箱上測(cè)試通過(guò)

  標(biāo)簽： verillog HDL 數(shù)字頻率計(jì) 實(shí)驗(yàn)箱

  上傳時(shí)間： 2013-12-28

  上傳用戶(hù)：chenbhdt

• Verilog寫(xiě)的數(shù)字頻率計(jì)的選擇模塊,用與顯示的選擇免費(fèi)下載

  資源簡(jiǎn)介：Verilog寫(xiě)的數(shù)字頻率計(jì)的選擇模塊,用與顯示的選擇

  標(biāo)簽： Verilog 數(shù)字頻率計(jì) 模塊

  上傳時(shí)間： 2013-11-25

  上傳用戶(hù)：tedo811

• 有實(shí)驗(yàn)結(jié)果,用MOSIN6編寫(xiě)的,是Verilog HDL語(yǔ)言實(shí)現(xiàn)的. 練習(xí)三 利用條件語(yǔ)句實(shí)現(xiàn)計(jì)數(shù)分頻時(shí)序電路 實(shí)驗(yàn)?zāi)康模? 1. 掌握條件語(yǔ)句在簡(jiǎn)單時(shí)序模塊設(shè)計(jì)中的使用； 2. 學(xué)習(xí)在Ver免費(fèi)下載

  資源簡(jiǎn)介：有實(shí)驗(yàn)結(jié)果,用MOSIN6編寫(xiě)的,是Verilog HDL語(yǔ)言實(shí)現(xiàn)的. 練習(xí)三 利用條件語(yǔ)句實(shí)現(xiàn)計(jì)數(shù)分頻時(shí)序電路 實(shí)驗(yàn)?zāi)康模? 1. 掌握條件語(yǔ)句在簡(jiǎn)單時(shí)序模塊設(shè)計(jì)中的使用； 2. 學(xué)習(xí)在Verilog模塊中應(yīng)用計(jì)數(shù)器； 3. 學(xué)習(xí)測(cè)試模塊的編寫(xiě)、綜合和不同層次的仿真。 練習(xí)四 ...

  標(biāo)簽： Verilog MOSIN6 HDL Ver

  上傳時(shí)間： 2016-11-19

  上傳用戶(hù)：mhp0114

• 課程設(shè)計(jì)要求設(shè)計(jì)并用FPGA實(shí)現(xiàn)一個(gè)數(shù)字頻率計(jì)免費(fèi)下載

  資源簡(jiǎn)介：課程設(shè)計(jì)要求設(shè)計(jì)并用FPGA實(shí)現(xiàn)一個(gè)數(shù)字頻率計(jì)，具體設(shè)計(jì)要求如下： 測(cè)量頻率范圍： 10Hz～100KHz 精度： ΔF / F ≤ ±2 % 系統(tǒng)外部時(shí)鐘： 1024Hz 測(cè)量波形： 方波 Vp-p ＝ 3～5 V 硬件設(shè)備：Altera Flex10K10 五位數(shù)碼管 LED發(fā)光二極管 編程語(yǔ)言：Ve...

  標(biāo)簽： FPGA 數(shù)字頻率計(jì)

  上傳時(shí)間： 2013-12-21

  上傳用戶(hù)：1583060504

• 用Verilog HDL語(yǔ)言編寫(xiě)的家用空調(diào)溫度控制器免費(fèi)下載

  資源簡(jiǎn)介：用Verilog HDL語(yǔ)言編寫(xiě)的家用空調(diào)溫度控制器，可實(shí)現(xiàn)手動(dòng)，自動(dòng)控制兩種模式，并可實(shí)現(xiàn)報(bào)警功能。

  標(biāo)簽： Verilog HDL 語(yǔ)言 編寫(xiě)

  上傳時(shí)間： 2013-12-24

  上傳用戶(hù)：894898248

• 基于VHDL 的數(shù)字頻率計(jì)的設(shè)計(jì)源程序及工程文件免費(fèi)下載

  資源簡(jiǎn)介：基于VHDL 的數(shù)字頻率計(jì)的設(shè)計(jì)源程序及工程文件，已在實(shí)驗(yàn)箱上實(shí)現(xiàn)

  標(biāo)簽： VHDL 數(shù)字頻率計(jì) 工程 源程序

  上傳時(shí)間： 2014-01-23

  上傳用戶(hù)：moerwang

• 用Verilog HDL語(yǔ)言編寫(xiě)的交通燈程序免費(fèi)下載

  資源簡(jiǎn)介：這是一個(gè)用Verilog HDL語(yǔ)言編寫(xiě)的交通燈程序?？梢杂肣uartus II運(yùn)行。

  標(biāo)簽： Verilog HDL 語(yǔ)言 編寫(xiě)

  上傳時(shí)間： 2013-08-19

  上傳用戶(hù)：alex wang

• 基于TMS320F2812的數(shù)字頻率計(jì)免費(fèi)下載

  資源簡(jiǎn)介：基于TMS320F2812的數(shù)字頻率計(jì)摘　要:采用多周期測(cè)量原理,即用標(biāo)準(zhǔn)頻率信號(hào)填充整數(shù)個(gè)周期的被測(cè)信號(hào),從而消除了被測(cè)信號(hào)±1的計(jì)數(shù)誤差,其測(cè)量精度僅與門(mén)控時(shí)間和標(biāo)準(zhǔn)頻率有關(guān),克服傳統(tǒng)的直接測(cè)頻或者直接測(cè)周法均不能全面滿足高精度要求的缺陷。選用TMS320F28...

  標(biāo)簽： F2812 2812 320F TMS

  上傳時(shí)間： 2014-10-14

  上傳用戶(hù)：JIEWENYU

• 用單片PLD實(shí)現(xiàn)數(shù)顯頻率計(jì)的應(yīng)用,用單片PLD實(shí)現(xiàn)數(shù)顯頻率計(jì)的應(yīng)用免費(fèi)下載

  資源簡(jiǎn)介：用單片PLD實(shí)現(xiàn)數(shù)顯頻率計(jì)的應(yīng)用,用單片PLD實(shí)現(xiàn)數(shù)顯頻率計(jì)的應(yīng)用

  標(biāo)簽： PLD 數(shù)顯 頻率計(jì)

  上傳時(shí)間： 2013-12-24

  上傳用戶(hù)：qwe1234

• 用Verilog HDL 語(yǔ)言編寫(xiě)的播放梁祝的程序免費(fèi)下載

  資源簡(jiǎn)介：用Verilog HDL 語(yǔ)言編寫(xiě)的播放梁祝的程序

  標(biāo)簽： Verilog HDL 語(yǔ)言 編寫(xiě)

  上傳時(shí)間： 2015-05-24

  上傳用戶(hù)：zuozuo1215

• 用純java語(yǔ)言實(shí)現(xiàn)的數(shù)字證書(shū)制作工具。免費(fèi)下載

  資源簡(jiǎn)介：用純java語(yǔ)言實(shí)現(xiàn)的數(shù)字證書(shū)制作工具。

  標(biāo)簽： java 語(yǔ)言 數(shù)字 制作工具

  上傳時(shí)間： 2015-06-19

  上傳用戶(hù)：懶龍1988

• 用Verilog HDL 語(yǔ)言寫(xiě)的在LCD液晶上顯示文字的源程序免費(fèi)下載

  資源簡(jiǎn)介：用Verilog HDL 語(yǔ)言寫(xiě)的在LCD液晶上顯示文字的源程序

  標(biāo)簽： Verilog HDL LCD 語(yǔ)言

  上傳時(shí)間： 2014-01-26

  上傳用戶(hù)：a3318966

• 一個(gè)有效位為4位的十進(jìn)制的數(shù)字頻率計(jì),VHDL語(yǔ)言編寫(xiě)免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)有效位為4位的十進(jìn)制的數(shù)字頻率計(jì),VHDL語(yǔ)言編寫(xiě)，已在硬件實(shí)驗(yàn)箱上實(shí)驗(yàn)通過(guò)。

  標(biāo)簽： VHDL 十進(jìn)制 數(shù)字頻率計(jì) 語(yǔ)言

  上傳時(shí)間： 2013-12-22

  上傳用戶(hù)：weixiao99

• 使用3310液晶的數(shù)字頻率計(jì) 頻率計(jì)是我們經(jīng)常會(huì)用到的實(shí)驗(yàn)儀器之一免費(fèi)下載

  資源簡(jiǎn)介：使用3310液晶的數(shù)字頻率計(jì) 頻率計(jì)是我們經(jīng)常會(huì)用到的實(shí)驗(yàn)儀器之一，本實(shí)驗(yàn)要使用單片機(jī)和計(jì)數(shù)電路及液晶器件來(lái)設(shè)計(jì)一個(gè)寬頻的頻率計(jì)。期望達(dá)到10Hz－1.1G范圍的頻率精確測(cè)量。

  標(biāo)簽： 3310 液晶 數(shù)字頻率計(jì) 實(shí)驗(yàn)儀器

  上傳時(shí)間： 2015-12-09

  上傳用戶(hù)：從此走出陰霾

• 這是用Verilog HDL編好的2選一數(shù)據(jù)選擇器 可以直接使用 沒(méi)有密碼免費(fèi)下載

  資源簡(jiǎn)介：這是用Verilog HDL編好的2選一數(shù)據(jù)選擇器 可以直接使用 沒(méi)有密碼

  標(biāo)簽： Verilog HDL 數(shù)據(jù)選擇器 密碼

  上傳時(shí)間： 2014-01-25

  上傳用戶(hù)：pkkkkp

• 用Verilog HDL代碼編寫(xiě)的快速除法器免費(fèi)下載

  資源簡(jiǎn)介：用Verilog HDL代碼編寫(xiě)的快速除法器，比較有用

  標(biāo)簽： Verilog HDL 代碼 編寫(xiě)

  上傳時(shí)間： 2013-12-21

  上傳用戶(hù)：xfbs821

• 基于FPGA設(shè)計(jì)的數(shù)字頻率計(jì)免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA設(shè)計(jì)的數(shù)字頻率計(jì)，用VHDL寫(xiě)的代碼。。。。有6各模塊

  標(biāo)簽： FPGA 數(shù)字頻率計(jì)

  上傳時(shí)間： 2014-11-18

  上傳用戶(hù)：myworkpost