SPI總線硬件描述語(yǔ)言Verilog下的實(shí)現(xiàn)，含主模式和從模式的實(shí)現(xiàn)，經(jīng)過(guò)仿真驗(yàn)證，可作為一個(gè)單獨(dú)的模塊使用
資源簡(jiǎn)介：SPI總線硬件描述語(yǔ)言Verilog下的實(shí)現(xiàn)，含主模式和從模式的實(shí)現(xiàn)，經(jīng)過(guò)仿真驗(yàn)證，可作為一個(gè)單獨(dú)的模塊使用
上傳時(shí)間： 2014-01-21
上傳用戶：hopy
資源簡(jiǎn)介：本程序?qū)崿F(xiàn)了一個(gè)十字路口的交通燈信號(hào)系統(tǒng)。在設(shè)計(jì)過(guò)程中借助硬件描述語(yǔ)言Verilog hdl的強(qiáng)大行為級(jí)描述能力直接進(jìn)行系統(tǒng)級(jí)描述。
上傳時(shí)間： 2013-12-25
上傳用戶：894898248
資源簡(jiǎn)介：該代碼用硬件描述語(yǔ)言Verilog系統(tǒng)地描述了I2C總線接口的位比特主控轉(zhuǎn)換模型。對(duì)學(xué)習(xí)FPGA和I2C總線接口有極大地幫助。
上傳時(shí)間： 2016-02-26
上傳用戶：Yukiseop
資源簡(jiǎn)介：Verilog硬件描述語(yǔ)言進(jìn)行開(kāi)發(fā)的一些實(shí)際經(jīng)驗(yàn)
上傳時(shí)間： 2015-05-12
上傳用戶：黑漆漆
資源簡(jiǎn)介：硬件描述語(yǔ)言,Verilog HDL,實(shí)現(xiàn)了解碼器的設(shè)計(jì)
上傳時(shí)間： 2013-12-22
上傳用戶：sclyutian
資源簡(jiǎn)介：本書(shū)從實(shí)際的角度介紹了硬件描述語(yǔ)言Verilog-HDL。通過(guò)動(dòng)手實(shí)踐體驗(yàn)其語(yǔ)法結(jié)構(gòu)、功能等內(nèi)涵
上傳時(shí)間： 2014-08-04
上傳用戶：xuanjie
資源簡(jiǎn)介：我剛完成的基于Quartus Two 開(kāi)發(fā)環(huán)境全部用Verilog硬件描述語(yǔ)言編譯無(wú)誤的MSK調(diào)制解調(diào)器
上傳時(shí)間： 2016-04-14
上傳用戶：CHINA526
資源簡(jiǎn)介：本文是學(xué)習(xí)硬件描述語(yǔ)言Verilog的必備經(jīng)典.
上傳時(shí)間： 2014-01-18
上傳用戶：515414293
資源簡(jiǎn)介：中文名稱為：硬件描述語(yǔ)言 Verilog（第四版）。講解Verilog HDL的經(jīng)典圖書(shū)。Thomas和Moorby編著，內(nèi)容涵蓋了:行為建模、并發(fā)進(jìn)程、邏輯級(jí)建模、高級(jí)時(shí)序、邏輯綜合、行為綜合等方面的內(nèi)容。通讀此書(shū)后，不需要再讀其他的Verilog書(shū)籍。
上傳時(shí)間： 2014-01-07
上傳用戶：pompey
資源簡(jiǎn)介：華為文檔《硬件描述語(yǔ)言Verilog基礎(chǔ)》-目錄 原來(lái)搞VHDL，剛剛開(kāi)始學(xué)Verilog。覺(jué)得這個(gè)入門的提綱不錯(cuò)，共享一下。
上傳時(shí)間： 2013-12-25
上傳用戶：jackgao
資源簡(jiǎn)介：硬件描述語(yǔ)言Verilog ?清華大學(xué)出版社 劉明業(yè) 蔣敬旗等譯 ?學(xué)習(xí)Verilog的一本很好的資料 ??
上傳時(shí)間： 2016-03-18
上傳用戶：qiaozhonglin
資源簡(jiǎn)介：程序主要用硬件描述語(yǔ)言（VHDL）實(shí)現(xiàn)： 單片機(jī)與FPGA接口通信的問(wèn)題
上傳時(shí)間： 2015-04-06
上傳用戶：libinxny
資源簡(jiǎn)介：通過(guò)對(duì)用硬件描述語(yǔ)言VHDL表示的某個(gè)專用部件（如中斷控制器、差錯(cuò)控制碼編碼/譯碼器，此為譯碼器）的代碼分析，構(gòu)建它的邏輯結(jié)構(gòu)，加深對(duì)相關(guān)部件設(shè)計(jì)技術(shù)的理解。 試驗(yàn)平臺(tái)：MaxPlusII
上傳時(shí)間： 2015-04-08
上傳用戶：lps11188
資源簡(jiǎn)介：基于fpga的MJPEG編碼,用硬件描述語(yǔ)言vlogic寫(xiě)的
上傳時(shí)間： 2015-06-27
上傳用戶：qiaoyue
資源簡(jiǎn)介：這是一個(gè)用硬件描述語(yǔ)言來(lái)設(shè)計(jì)的交通燈程序，和實(shí)用，很經(jīng)濟(jì)。
上傳時(shí)間： 2013-12-17
上傳用戶：l254587896
資源簡(jiǎn)介：硬件描述語(yǔ)言Verilog HDL語(yǔ)法講解，附實(shí)例，該教程通俗易懂。
上傳時(shí)間： 2014-12-08
上傳用戶：yt1993410
資源簡(jiǎn)介：一個(gè)用vhdl語(yǔ)言（硬件描述語(yǔ)言）編寫(xiě)的fft實(shí)現(xiàn)程序。fft用途很廣，該程序可以在cpld或fpga等硬件上實(shí)現(xiàn)，軟件壞境為maxplus10.0及以上或quartus2。
上傳時(shí)間： 2016-04-15
上傳用戶：nairui21
資源簡(jiǎn)介：該源碼為用VHDL（硬件描述語(yǔ)言）編寫(xiě)的100個(gè)實(shí)例的源代碼，是學(xué)習(xí)VHDL的絕好資源。軟件環(huán)境為maxplus10.2及以上版本或Quartus2。
上傳時(shí)間： 2016-04-15
上傳用戶：lxm
資源簡(jiǎn)介：使用VHDL硬件描述語(yǔ)言邊寫(xiě)的奇偶校驗(yàn)程序和3-8譯碼電路程序
上傳時(shí)間： 2016-06-26
上傳用戶：xfbs821
資源簡(jiǎn)介：用VHDL硬件描述語(yǔ)言完成秒表的設(shè)計(jì)，分6個(gè)模塊
上傳時(shí)間： 2016-08-24
上傳用戶：大三三
資源簡(jiǎn)介：此程序是用硬件描述語(yǔ)言VHDL編寫(xiě)的分頻程序，實(shí)現(xiàn)了不同的頻率輸入。
上傳時(shí)間： 2016-11-15
上傳用戶：talenthn
資源簡(jiǎn)介：王金明編著的數(shù)字系統(tǒng)設(shè)計(jì)關(guān)于另外一種通用硬件描述語(yǔ)言書(shū)上的所有例子
上傳時(shí)間： 2017-05-10
上傳用戶：asasasas
資源簡(jiǎn)介：硬件描述語(yǔ)言Verilog
上傳時(shí)間： 2014-01-10
上傳用戶：zm7516678
資源簡(jiǎn)介：硬件描述語(yǔ)言Verilog（第四版）正文
上傳時(shí)間： 2016-04-05
上傳用戶：LindaWxd
資源簡(jiǎn)介：硬件描述語(yǔ)言Verilog，初學(xué)者使用
上傳時(shí)間： 2022-07-23
上傳用戶：XuVshu
資源簡(jiǎn)介：SPI總線在51單片機(jī)系統(tǒng)中的實(shí)現(xiàn)
上傳時(shí)間： 2013-11-15
上傳用戶：haoxiyizhong
資源簡(jiǎn)介：程序主要是用硬件描述語(yǔ)言（VHDL）實(shí)現(xiàn)： 4*4鍵盤(pán)掃描，簡(jiǎn)潔明了，通俗易懂，比較適合VHDL初學(xué)者
上傳時(shí)間： 2014-01-15
上傳用戶：tianjinfan
資源簡(jiǎn)介：硬件描述語(yǔ)言Verilog教程
上傳時(shí)間： 2013-12-08
上傳用戶：tianjinfan
資源簡(jiǎn)介：硬件描述語(yǔ)言Verilog教程
上傳時(shí)間： 2013-11-10
上傳用戶：小火車?yán)怖怖?/p>
資源簡(jiǎn)介：使用Verilog 硬件描述語(yǔ)言實(shí)現(xiàn)了SPI總線協(xié)議
上傳時(shí)間： 2013-12-17
上傳用戶：妄想演繹師
