相 關 資 源

• VHDL的N位加法器免費下載

  資源簡介：VHDL的N位加法器，非常的好用，經過仿真驗證的！

  標簽： VHDL 加法器

  上傳時間： 2016-07-25

  上傳用戶：270189020

• 這是用VHDL編寫的四位加法器免費下載

  資源簡介：這是用VHDL編寫的四位加法器，請多指教

  標簽： VHDL 編寫 加法器

  上傳時間： 2013-12-12

  上傳用戶：yepeng139

• VHDL——N位加法器設計免費下載

  資源簡介：VHDL——N位加法器設計

  標簽： VHDL 加法器

  上傳時間： 2013-12-20

  上傳用戶：壞壞的華仔

• 這是用VHDL實現(xiàn)的8位加法器免費下載

  資源簡介：這是用VHDL實現(xiàn)的8位加法器，對新手有點幫助。

  標簽： VHDL 8位 加法器

  上傳時間： 2014-01-05

  上傳用戶：1079836864

• N位加法器源代碼免費下載

  資源簡介：N位加法器源代碼，通用的，通過xilinx驗證，希望對大家有用。

  標簽： 加法器 源代碼

  上傳時間： 2015-06-06

  上傳用戶：zhangzhenyu

• 基于maxplus2的八位加法器免費下載

  資源簡介：基于maxplus2的八位加法器，已經通過仿真

  標簽： maxplus2 加法器

  上傳時間： 2014-01-19

  上傳用戶：cc1

• 此程序為用VERLOG HDL編寫的一個完整的3位加法器。免費下載

  資源簡介：此程序為用VERLOG HDL編寫的一個完整的3位加法器。

  標簽： VERLOG HDL 程序 加法器

  上傳時間： 2013-12-29

  上傳用戶：498732662

• 這是一個利用MAX PULL 制作的VHDL的四位除法器的程序 如果有需要仿真圖的 請叫站長聯(lián)系我免費下載

  資源簡介：這是一個利用MAX PULL 制作的VHDL的四位除法器的程序 如果有需要仿真圖的 請叫站長聯(lián)系我

  標簽： PULL VHDL MAX 除法器

  上傳時間： 2016-07-30

  上傳用戶：1159797854

• VHDL實現(xiàn)的超前進位加法器免費下載

  資源簡介：VHDL實現(xiàn)的超前進位加法器

  標簽： VHDL 進位 加法器

  上傳時間： 2015-03-04

  上傳用戶：leehom61

• Ripple Adder: 16-bit 全加,半加及ripple adder的設計及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置進位加法器的設計方免費下載

  資源簡介：Ripple Adder: 16-bit 全加,半加及ripple adder的設計及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置進位加法器的設計方案及VHDL程序 Carry Select Adder:16 Bits 進位選擇加法器的設計方案及VHDL程序

  標簽： Adder Ripple ripple Carry

  上傳時間： 2015-05-13

  上傳用戶：我們的船長

• 實現(xiàn)四位加法器的VHDL代碼免費下載

  資源簡介：實現(xiàn)四位加法器的VHDL代碼，里面含有全加器的代碼

  標簽： VHDL 加法器 代碼

  上傳時間： 2013-12-22

  上傳用戶：stvnash

• 基于VHDL語言的32位單精度的浮點加法器免費下載

  資源簡介：基于VHDL語言的32位單精度的浮點加法器

  標簽： VHDL 語言 精度 浮點

  上傳時間： 2017-09-09

  上傳用戶：manking0408

• 介紹8位加法器、分頻電路、數(shù)字秒表的PPT免費下載

  資源簡介：介紹8位加法器、分頻電路、數(shù)字秒表的PPT，帶源碼，解釋詳細，一步一步學習，是學習VHDL的好

  標簽： 8位 加法器 分頻電路

  上傳時間： 2013-12-23

  上傳用戶：Divine

• 基于選擇進位32位加法器的硬件電路實現(xiàn)免費下載

  資源簡介：為了縮短加法電路運行時間，提高FPGA運行效率，利用選擇進位算法和差額分組算法用硬件電路實現(xiàn)32位加法器，差額分組中的加法單元是利用一種改進的超前進位算法實現(xiàn)，選擇進位算法可使不同的分組單元并行運算，利用低位的運算結果選擇高位的進位為1或者進位為...

  標簽： 進位 加法器 硬件 電路實現(xiàn)

  上傳時間： 2013-12-19

  上傳用戶：jshailingzzh

• 超前進位加法器的設計免費下載

  資源簡介：超前進位加法器的設計

  標簽： 進位 加法器

  上傳時間： 2013-10-19

  上傳用戶：shen_dafa

• 8位加法器的原代碼,主要內容下載看了就知道免費下載

  資源簡介：8位加法器的原代碼,主要內容下載看了就知道

  標簽： 8位 加法器 代碼

  上傳時間： 2013-12-16

  上傳用戶：思琦琦

• 大學VHDL語言實驗大全,基于max-plus2平臺,內有8-3譯碼器,8位加法器,數(shù)字鐘免費下載

  資源簡介：大學VHDL語言實驗大全,基于max-plus2平臺,內有8-3譯碼器,8位加法器,數(shù)字鐘，數(shù)碼顯示，74ls138，8，4位計數(shù)器，d，rs觸發(fā)器，加法器，交通燈等，此原碼基于長江大學可編程器件實驗箱,如要運行在其他平臺上需要重新定義管腳

  標簽： max-plus VHDL 大學 加法器

  上傳時間： 2013-12-23

  上傳用戶：qiaoyue

• 11,13,16位超前進位加法器的Verilog HDL源代碼。免費下載

  資源簡介：11,13,16位超前進位加法器的Verilog HDL源代碼。

  標簽： Verilog HDL 11 13

  上傳時間： 2013-12-28

  上傳用戶：ouyangtongze

• 用VHDL語言設計CPU中的一部分：加法器的設計免費下載

  資源簡介：用VHDL語言設計CPU中的一部分：加法器的設計，包括多種加法器的設計方法！內容為英文

  標簽： VHDL CPU 語言 分

  上傳時間： 2015-06-11

  上傳用戶：xiaohuanhuan

• 超前進位加法器的例子,包括源碼和測試文件,壓縮包,無密碼.免費下載

  資源簡介：超前進位加法器的例子,包括源碼和測試文件,壓縮包,無密碼.

  標簽： 進位 加法器 源碼 測試

  上傳時間： 2015-06-12

  上傳用戶：希醬大魔王

• 本文件提供了用verilog HDL語言實現(xiàn)的8位超前進位加法器,充分說明了超前進位加法器和普通加法器之間的區(qū)別.免費下載

  資源簡介：本文件提供了用verilog HDL語言實現(xiàn)的8位超前進位加法器,充分說明了超前進位加法器和普通加法器之間的區(qū)別.

  標簽： verilog 加法器 HDL 進位

  上傳時間： 2013-12-17

  上傳用戶：ynwbosss

• 16位加法器的流水線計算,verilog代碼免費下載

  資源簡介：16位加法器的流水線計算,verilog代碼，用于FPGA平臺。

  標簽： verilog 加法器 代碼 流水線

  上傳時間： 2013-12-18

  上傳用戶：維子哥哥

• 8位加法器VHDL 8位加法器VHDL 8位加法器VHDL免費下載

  資源簡介：8位加法器VHDL 8位加法器VHDL 8位加法器VHDL

  標簽： VHDL 8位 加法器

  上傳時間： 2014-01-11

  上傳用戶：qq521

• VHD設計實例8位加法器的設計分頻電路數(shù)字秒表的設計免費下載

  資源簡介：VHD設計實例8位加法器的設計分頻電路數(shù)字秒表的設計

  標簽： VHD 8位 設計實例 加法器

  上傳時間： 2014-08-10

  上傳用戶：yyq123456789

• 一個超前進位加法器的Verilog實現(xiàn)免費下載

  資源簡介：一個超前進位加法器的Verilog實現(xiàn)，內含測試文件，可以綜合，非常有參考價值

  標簽： Verilog 進位 加法器

  上傳時間： 2014-01-04

  上傳用戶：stella2015

• 用Verilog語言實現(xiàn)了一個8bit的超前進位加法器免費下載

  資源簡介：用Verilog語言實現(xiàn)了一個8bit的超前進位加法器，其中包括測試文件。

  標簽： Verilog 8bit 語言 加法器

  上傳時間： 2013-12-19

  上傳用戶：alan-ee

• 超前進位加法器得VHDL實現(xiàn)小點資料代碼免費下載

  資源簡介：超前進位加法器得VHDL實現(xiàn)小點資料代碼

  標簽： VHDL 進位 加法器 代碼

  上傳時間： 2016-02-06

  上傳用戶：gaojiao1999

• 實現(xiàn)簡單十六位加法器及測試程序 的verilog代碼免費下載

  資源簡介：實現(xiàn)簡單十六位加法器及測試程序 的verilog代碼

  標簽： verilog 十六位 加法器 代碼

  上傳時間： 2014-08-11

  上傳用戶：

• 8位超前進位加法器 就是使各位的進位直接由加數(shù)和被加數(shù)來決定免費下載

  資源簡介：8位超前進位加法器 就是使各位的進位直接由加數(shù)和被加數(shù)來決定，而不需要依賴低位進位

  標簽： 進位 8位 加法器

  上傳時間： 2016-04-25

  上傳用戶：王小奇

• 8位加法器的實現(xiàn)免費下載

  資源簡介：8位加法器的實現(xiàn)，非流水線結構，很不錯。我測試過，效率比較高

  標簽： 8位 加法器

  上傳時間： 2016-04-25

  上傳用戶：bcjtao