相 關 資 源

• 乘法器 verilog CPLD EPM1270 源代碼免費下載

  資源簡介：乘法器 verilog CPLD EPM1270 源代碼

  標簽： verilog CPLD 1270 EPM

  上傳時間： 2016-11-24

  上傳用戶：牛布牛

• 除法器實驗 verilog CPLD EPM1270 源代碼免費下載

  資源簡介：除法器實驗 verilog CPLD EPM1270 源代碼

  標簽： verilog CPLD 1270 EPM

  上傳時間： 2016-11-24

  上傳用戶：離殤

• 8位優先編碼器 verilog CPLD EPM1270 源代碼免費下載

  資源簡介：8位優先編碼器 verilog CPLD EPM1270 源代碼

  標簽： verilog 1270 CPLD EPM

  上傳時間： 2013-12-18

  上傳用戶：gtf1207

• 多路選擇器 verilog CPLD EPM1270 源代碼免費下載

  資源簡介：多路選擇器 verilog CPLD EPM1270 源代碼

  標簽： verilog CPLD 1270 EPM

  上傳時間： 2016-11-24

  上傳用戶：xcy122677

• 模擬交通燈 verilog CPLD EPM1270 源代碼免費下載

  資源簡介：模擬交通燈 verilog CPLD EPM1270 源代碼

  標簽： verilog CPLD 1270 EPM

  上傳時間： 2016-11-24

  上傳用戶：ljmwh2000

• 串口通訊 verilog CPLD EPM1270 源代碼免費下載

  資源簡介：串口通訊 verilog CPLD EPM1270 源代碼

  標簽： verilog CPLD 1270 EPM

  上傳時間： 2016-11-24

  上傳用戶：thuyenvinh

• ８＊８的乘法器verilog源代碼,經過編譯仿真的免費下載

  資源簡介：８＊８的乘法器verilog源代碼,經過編譯仿真的，絕對真確，對初學者很有幫助

  標簽： verilog 乘法器 源代碼 仿真

  上傳時間： 2014-01-14

  上傳用戶：txfyddz

• 嵌入式系統的乘法器試驗報告 包括源代碼 用VHDl語言編寫免費下載

  資源簡介：嵌入式系統的乘法器試驗報告 包括源代碼 用VHDl語言編寫

  標簽： VHDl 嵌入式系統 乘法器 報告

  上傳時間： 2013-12-26

  上傳用戶：wang5829

• 上傳文件為：常用乘法器verilog設計.rar免費下載

  資源簡介：上傳文件為：常用乘法器verilog設計.rar

  標簽： verilog 乘法器

  上傳時間： 2013-12-17

  上傳用戶：小碼農lz

• 伽羅華域GF（q）乘法器verilog設計.rar免費下載

  資源簡介：伽羅華域GF（q）乘法器verilog設計.rar

  標簽： verilog 乘法器

  上傳時間： 2017-09-20

  上傳用戶：Zxcvbnm

• 這是我最近買的一套CPLD開發板VHDL源程序并附上開發板的原理圖,希望對你是一個很好的幫助!其中內容為:8位優先編碼器,乘法器,多路選擇器,二進制轉BCD碼,加法器,減法器,簡單狀態機,四位比較器,免費下載

  資源簡介：這是我最近買的一套CPLD開發板VHDL源程序并附上開發板的原理圖,希望對你是一個很好的幫助!其中內容為:8位優先編碼器,乘法器,多路選擇器,二進制轉BCD碼,加法器,減法器,簡單狀態機,四位比較器,7段數碼管,i2c總線,lcd液晶顯示,撥碼開關,串口,蜂鳴器,矩陣鍵盤,跑...

  標簽： CPLD VHDL BCD 開發板

  上傳時間： 2015-07-23

  上傳用戶：李夢晗

• verilog實現16*16位乘法器免費下載

  資源簡介：verilog實現16*16位乘法器，帶測試文件

  標簽： verilog 16 乘法器

  上傳時間： 2013-12-18

  上傳用戶：天誠24

• 由乘法器組成 單邊帶信號產生的 仿真源代碼 msm免費下載

  資源簡介：由乘法器組成 單邊帶信號產生的 仿真源代碼 msm

  標簽： msm 乘法器 單邊帶 信號產生

  上傳時間： 2014-01-11

  上傳用戶：561596

• 用于生成GF(2^m)有限域中乘法器的verilog HDL源文件的C程序免費下載

  資源簡介：用于生成GF(2^m)有限域中乘法器的verilog HDL源文件的C程序

  標簽： verilog HDL GF C程序

  上傳時間： 2016-01-15

  上傳用戶：王楚楚

• 用于生成GF(2^m)有限域中常數乘法器的verilog HDL源文件的C程序免費下載

  資源簡介：用于生成GF(2^m)有限域中常數乘法器的verilog HDL源文件的C程序

  標簽： verilog HDL GF C程序

  上傳時間： 2016-01-15

  上傳用戶：chenbhdt

• 用VHDL寫的一個32位并行乘法器的源代碼免費下載

  資源簡介：用VHDL寫的一個32位并行乘法器的源代碼，已經過驗證，可以直接使用

  標簽： VHDL 并行 乘法器 源代碼

  上傳時間： 2014-01-06

  上傳用戶：hoperingcong

• Synopsys的DesignWare庫中采用的brentkung高速加法器verilog源代碼生成,附相關文檔免費下載

  資源簡介：Synopsys的DesignWare庫中采用的brentkung高速加法器verilog源代碼生成,附相關文檔

  標簽： DesignWare brentkung Synopsys verilog

  上傳時間： 2016-08-15

  上傳用戶：cccole0605

• 64位乘法器源碼verilog,經過驗證測試免費下載

  資源簡介：64位乘法器源碼verilog,經過驗證測試

  標簽： verilog 乘法器 源碼 驗證測試

  上傳時間： 2016-10-18

  上傳用戶：hwl453472107

• 這是我用verilog hdl語言寫的浮點乘法器,用的是基4的booth算法,對于部分積使用了5-2壓縮和3-2壓縮,歡迎大家指點,也歡迎大家把它改成流水線以提高速度.免費下載

  資源簡介：這是我用verilog hdl語言寫的浮點乘法器,用的是基4的booth算法,對于部分積使用了5-2壓縮和3-2壓縮,歡迎大家指點,也歡迎大家把它改成流水線以提高速度.

  標簽： verilog booth hdl 家

  上傳時間： 2013-11-29

  上傳用戶：jjj0202

• 精通verilog HDL語言編程源碼之2--常用乘法器設計免費下載

  資源簡介：精通verilog HDL語言編程源碼之2--常用乘法器設計

  標簽： verilog HDL 語言編程 源碼

  上傳時間： 2014-11-28

  上傳用戶：趙云興

• 精通verilog HDL語言編程源碼之3--伽羅華域乘法器設計免費下載

  資源簡介：精通verilog HDL語言編程源碼之3--伽羅華域乘法器設計

  標簽： verilog HDL 語言編程 源碼

  上傳時間： 2013-12-18

  上傳用戶：youke111

• verilog 寫的兩種方式的乘法器 不錯!免費下載

  資源簡介：verilog 寫的兩種方式的乘法器 不錯!

  標簽： verilog 方式 乘法器

  上傳時間： 2016-12-12

  上傳用戶：一諾88

• verilog hdl語言 常用乘法器設計免費下載

  資源簡介：verilog hdl語言 常用乘法器設計，可使用modelsim進行仿真

  標簽： verilog hdl 語言 乘法器設計

  上傳時間： 2017-01-02

  上傳用戶：lunshaomo

• verilog hdl語言 伽羅華域GF（q）乘法器設計免費下載

  資源簡介：verilog hdl語言 伽羅華域GF（q）乘法器設計，可使用modelsim進行仿真

  標簽： verilog hdl 語言 乘法器設計

  上傳時間： 2013-12-27

  上傳用戶：ls530720646

• 基于CPLD/FPGA的十六位乘法器的VHDL實現免費下載

  資源簡介：基于CPLD/FPGA的十六位乘法器的VHDL實現

  標簽： CPLD FPGA VHDL 十六位

  上傳時間： 2013-12-16

  上傳用戶：qq1604324866

• 由verilog編寫的乘法器免費下載

  資源簡介：由verilog編寫的乘法器，通過兩個文件的調用實現。由于子模塊的調用使得程序簡化了許多。

  標簽： verilog 編寫 乘法器

  上傳時間： 2014-08-29

  上傳用戶：luopoguixiong

• FPGA開發板配套verilog HDL代碼。芯片為Mars EP1C6F。是基礎實驗的源碼。包括加法器、減法器、乘法器、多路選擇器等。免費下載

  資源簡介：FPGA開發板配套verilog HDL代碼。芯片為Mars EP1C6F。是基礎實驗的源碼。包括加法器、減法器、乘法器、多路選擇器等。

  標簽： verilog EP1C6F FPGA Mars

  上傳時間： 2014-11-10

  上傳用戶：15736969615

• Galois域乘法器的verilog源碼 廣泛用于信道編碼、計算機代數及橢圓曲線加密等免費下載

  資源簡介：Galois域乘法器的verilog源碼 廣泛用于信道編碼、計算機代數及橢圓曲線加密等

  標簽： verilog Galois 乘法器 源碼

  上傳時間： 2017-06-28

  上傳用戶：15071087253

• VHDL 乘法器 源代碼免費下載

  資源簡介：VHDL 乘法器 源代碼，很好的VHDL 入門學習例程序

  標簽： VHDL 乘法器 源代碼

  上傳時間： 2017-07-04

  上傳用戶：1159797854

• 基于verilog的booth算法的乘法器免費下載

  資源簡介：基于verilog的booth算法的乘法器

  標簽： verilog booth 算法 乘法器

  上傳時間： 2017-07-15

  上傳用戶：