相 關(guān) 資 源

• Verilog HDL程序設(shè)計(jì)教程,以可綜合的設(shè)計(jì)為重點(diǎn)免費(fèi)下載

  資源簡(jiǎn)介：Verilog HDL程序設(shè)計(jì)教程,以可綜合的設(shè)計(jì)為重點(diǎn)，同時(shí)對(duì)仿真和模擬也作了深入闡述。全面介紹了Verilog HDL 詞法，語(yǔ)法。

  標(biāo)簽： Verilog HDL 程序設(shè)計(jì) 教程

  上傳時(shí)間： 2014-01-19

  上傳用戶：zhangyi99104144

• 王金明的Verilog HDL程序集合免費(fèi)下載

  資源簡(jiǎn)介：王金明的Verilog HDL程序集合，包含各個(gè)常用的程序

  標(biāo)簽： Verilog HDL 程序

  上傳時(shí)間： 2013-11-26

  上傳用戶：星仔

• Verilog HDL程序設(shè)計(jì)教程免費(fèi)下載

  資源簡(jiǎn)介：Verilog HDL程序設(shè)計(jì)教程,一本實(shí)用的教程，值得一看。

  標(biāo)簽： Verilog HDL 程序設(shè)計(jì) 教程

  上傳時(shí)間： 2013-05-26

  上傳用戶：cy_ewhat

• Verilog HDL程序設(shè)計(jì)教程免費(fèi)下載

  資源簡(jiǎn)介：Verilog HDL程序設(shè)計(jì)教程

  標(biāo)簽： Verilog HDL 程序設(shè)計(jì) 教程

  上傳時(shí)間： 2013-11-22

  上傳用戶：wuchunwu

• Verilog HDL程序設(shè)計(jì)教程免費(fèi)下載

  資源簡(jiǎn)介：Verilog HDL程序設(shè)計(jì)教程

  標(biāo)簽： Verilog HDL 程序設(shè)計(jì) 教程

  上傳時(shí)間： 2013-11-06

  上傳用戶：hakim

• Verilog 程序例子 王金明：《Verilog HDL程序設(shè)計(jì)教程》程序例子免費(fèi)下載

  資源簡(jiǎn)介：Verilog 程序例子 王金明：《Verilog HDL程序設(shè)計(jì)教程》程序例子，帶說(shuō)明。

  標(biāo)簽： Verilog HDL 程序 教程

  上傳時(shí)間： 2014-01-08

  上傳用戶：star_in_rain

• 《Verilog HDL 程序設(shè)計(jì)教程》2免費(fèi)下載

  資源簡(jiǎn)介：《Verilog HDL 程序設(shè)計(jì)教程》2

  標(biāo)簽： Verilog HDL 程序設(shè)計(jì) 教程

  上傳時(shí)間： 2015-11-12

  上傳用戶：lindor

• 《Verilog HDL 程序設(shè)計(jì)教程》3免費(fèi)下載

  資源簡(jiǎn)介：《Verilog HDL 程序設(shè)計(jì)教程》3

  標(biāo)簽： Verilog HDL 程序設(shè)計(jì) 教程

  上傳時(shí)間： 2015-11-12

  上傳用戶：yepeng139

• 《Verilog HDL 程序設(shè)計(jì)教程》4免費(fèi)下載

  資源簡(jiǎn)介：《Verilog HDL 程序設(shè)計(jì)教程》4

  標(biāo)簽： Verilog HDL 程序設(shè)計(jì) 教程

  上傳時(shí)間： 2015-11-12

  上傳用戶：lacsx

• 《Verilog HDL 程序設(shè)計(jì)教程》5免費(fèi)下載

  資源簡(jiǎn)介：《Verilog HDL 程序設(shè)計(jì)教程》5

  標(biāo)簽： Verilog HDL 程序設(shè)計(jì) 教程

  上傳時(shí)間： 2014-01-17

  上傳用戶：a3318966

• 《Verilog HDL 程序設(shè)計(jì)教程》6免費(fèi)下載

  資源簡(jiǎn)介：《Verilog HDL 程序設(shè)計(jì)教程》6

  標(biāo)簽： Verilog HDL 程序設(shè)計(jì) 教程

  上傳時(shí)間： 2013-12-17

  上傳用戶：來(lái)茴

• 《Verilog HDL 程序設(shè)計(jì)教程》7免費(fèi)下載

  資源簡(jiǎn)介：《Verilog HDL 程序設(shè)計(jì)教程》7

  標(biāo)簽： Verilog HDL 程序設(shè)計(jì) 教程

  上傳時(shí)間： 2013-12-09

  上傳用戶：siguazgb

• 《Verilog HDL 程序設(shè)計(jì)教程》8免費(fèi)下載

  資源簡(jiǎn)介：《Verilog HDL 程序設(shè)計(jì)教程》8

  標(biāo)簽： Verilog HDL 程序設(shè)計(jì) 教程

  上傳時(shí)間： 2013-12-24

  上傳用戶：569342831

• 《Verilog HDL 程序設(shè)計(jì)教程》9免費(fèi)下載

  資源簡(jiǎn)介：《Verilog HDL 程序設(shè)計(jì)教程》9

  標(biāo)簽： Verilog HDL 程序設(shè)計(jì) 教程

  上傳時(shí)間： 2013-12-25

  上傳用戶：a3318966

• Verilog HDL程序設(shè)計(jì)教程免費(fèi)下載

  資源簡(jiǎn)介：Verilog HDL程序設(shè)計(jì)教程，非常實(shí)用，對(duì)學(xué)習(xí)Verilog非常有用。

  標(biāo)簽： Verilog HDL 程序設(shè)計(jì) 教程

  上傳時(shí)間： 2014-01-06

  上傳用戶：妄想演繹師

• 王金明：《Verilog HDL 程序設(shè)計(jì)教程》程序 把程序部分單獨(dú)列出來(lái) 讓你跳過(guò)大段文字直接接觸源程序免費(fèi)下載

  資源簡(jiǎn)介：王金明：《Verilog HDL 程序設(shè)計(jì)教程》程序 把程序部分單獨(dú)列出來(lái) 讓你跳過(guò)大段文字直接接觸源程序

  標(biāo)簽： Verilog HDL 程序 程序設(shè)計(jì)

  上傳時(shí)間： 2013-12-16

  上傳用戶：hanli8870

• 王金明編寫的《Verilog HDL程序設(shè)計(jì)教程》書中的例子原碼免費(fèi)下載

  資源簡(jiǎn)介：王金明編寫的《Verilog HDL程序設(shè)計(jì)教程》書中的例子原碼，適合于初學(xué)者。

  標(biāo)簽： Verilog HDL 編寫 程序設(shè)計(jì)

  上傳時(shí)間： 2016-05-19

  上傳用戶：gaojiao1999

• 《Verilog HDL 程序設(shè)計(jì)教程》及配套源碼免費(fèi)下載

  資源簡(jiǎn)介：《Verilog HDL 程序設(shè)計(jì)教程》及配套源碼

  標(biāo)簽： Verilog HDL 程序設(shè)計(jì) 教程

  上傳時(shí)間： 2016-07-25

  上傳用戶：lxm

• Verilog HDL程序設(shè)計(jì)教程配套源碼免費(fèi)下載

  資源簡(jiǎn)介：Verilog HDL程序設(shè)計(jì)教程配套源碼

  標(biāo)簽： Verilog HDL 程序設(shè)計(jì) 教程

  上傳時(shí)間： 2013-12-24

  上傳用戶：stampede

• 《Verilog HDL程序設(shè)計(jì)教程》源代碼免費(fèi)下載

  資源簡(jiǎn)介：《Verilog HDL程序設(shè)計(jì)教程》源代碼

  標(biāo)簽： Verilog HDL 程序設(shè)計(jì) 教程

  上傳時(shí)間： 2016-08-20

  上傳用戶：songyue1991

• 王金明：《Verilog HDL 程序設(shè)計(jì)教程》程序免費(fèi)下載

  資源簡(jiǎn)介：王金明：《Verilog HDL 程序設(shè)計(jì)教程》程序

  標(biāo)簽： Verilog HDL 程序設(shè)計(jì) 教程

  上傳時(shí)間： 2013-12-09

  上傳用戶：wxhwjf

• Verilog-HDL程序設(shè)計(jì)實(shí)用教程收集免費(fèi)下載

  資源簡(jiǎn)介：Verilog-HDL程序設(shè)計(jì)實(shí)用教程收集，內(nèi)容豐富，設(shè)計(jì)技巧多樣。

  標(biāo)簽： Verilog-HDL 程序設(shè)計(jì) 實(shí)用教程

  上傳時(shí)間： 2017-06-22

  上傳用戶：yy541071797

• 《Verilog HDL程序設(shè)計(jì)與應(yīng)用》免費(fèi)下載

  資源簡(jiǎn)介：《Verilog HDL程序設(shè)計(jì)與實(shí)踐》系統(tǒng)講解了Verilog HDL的基本語(yǔ)法和高級(jí)應(yīng)用技巧，對(duì)于每個(gè)知識(shí)點(diǎn)都按照開門見(jiàn)山、自頂向下的方式來(lái)組織內(nèi)容，在介紹相關(guān)知識(shí)點(diǎn)之前，先告訴讀者其出現(xiàn)的背景、本質(zhì)特征以及應(yīng)用場(chǎng)景，讓讀者不僅掌握基本語(yǔ)法，還能夠獲得深層次...

  標(biāo)簽： Verilog HDL 程序設(shè)計(jì)

  上傳時(shí)間： 2013-11-22

  上傳用戶：wqxstar

• 《Verilog HDL程序設(shè)計(jì)與應(yīng)用》免費(fèi)下載

  資源簡(jiǎn)介：《Verilog HDL程序設(shè)計(jì)與實(shí)踐》系統(tǒng)講解了Verilog HDL的基本語(yǔ)法和高級(jí)應(yīng)用技巧，對(duì)于每個(gè)知識(shí)點(diǎn)都按照開門見(jiàn)山、自頂向下的方式來(lái)組織內(nèi)容，在介紹相關(guān)知識(shí)點(diǎn)之前，先告訴讀者其出現(xiàn)的背景、本質(zhì)特征以及應(yīng)用場(chǎng)景，讓讀者不僅掌握基本語(yǔ)法，還能夠獲得深層次...

  標(biāo)簽： Verilog HDL 程序設(shè)計(jì)

  上傳時(shí)間： 2013-11-21

  上傳用戶：silenthink

• 包含了四位計(jì)數(shù)器等基本數(shù)字模塊的的Verilog HDL程序代碼,該功能實(shí)現(xiàn),可以直接利用DC進(jìn)行綜合,得到硬件電路,亦能夠轉(zhuǎn)換成VHDL語(yǔ)言進(jìn)行綜合免費(fèi)下載

  資源簡(jiǎn)介：包含了四位計(jì)數(shù)器等基本數(shù)字模塊的的Verilog HDL程序代碼,該功能實(shí)現(xiàn),可以直接利用DC進(jìn)行綜合,得到硬件電路,亦能夠轉(zhuǎn)換成VHDL語(yǔ)言進(jìn)行綜合

  標(biāo)簽： Verilog VHDL HDL 計(jì)數(shù)器

  上傳時(shí)間： 2013-12-19

  上傳用戶：hopy

• 步進(jìn)電機(jī)位置系統(tǒng) 步進(jìn)電機(jī)位置系統(tǒng)block symbol file 步進(jìn)電機(jī)位置系統(tǒng)的Verilog HDL程序設(shè)計(jì) 已編譯通過(guò)免費(fèi)下載

  資源簡(jiǎn)介：步進(jìn)電機(jī)位置系統(tǒng) 步進(jìn)電機(jī)位置系統(tǒng)block symbol file 步進(jìn)電機(jī)位置系統(tǒng)的Verilog HDL程序設(shè)計(jì) 已編譯通過(guò)

  標(biāo)簽： Verilog symbol block file

  上傳時(shí)間： 2014-01-03

  上傳用戶：維子哥哥

• 本書介紹了大量Verilog HDL程序設(shè)計(jì)的實(shí)例免費(fèi)下載

  資源簡(jiǎn)介：本書介紹了大量Verilog HDL程序設(shè)計(jì)的實(shí)例，對(duì)于Verilog語(yǔ)言學(xué)習(xí)者和從事相關(guān)工作的工程師來(lái)說(shuō)，都有一定的學(xué)習(xí)和參考價(jià)值。

  標(biāo)簽： Verilog HDL 程序設(shè)計(jì)

  上傳時(shí)間： 2014-01-17

  上傳用戶：czl10052678

• XILINX大學(xué)合作教材-Verilog+HDL程序設(shè)計(jì)與實(shí)踐免費(fèi)下載

  資源簡(jiǎn)介：XILINX大學(xué)合作教材-Verilog+HDL程序設(shè)計(jì)與實(shí)踐

  標(biāo)簽： xilinx Verilog HDL

  上傳時(shí)間： 2022-03-28

  上傳用戶：

• I2C to GPIO Port expander的Verilog HDL 程序原碼免費(fèi)下載

  資源簡(jiǎn)介：I2C to GPIO Port expander的Verilog HDL 程序原碼，直接可在Quartus環(huán)境下運(yùn)行。

  標(biāo)簽： expander Verilog GPIO Port

  上傳時(shí)間： 2016-05-19

  上傳用戶：1427796291

• Verilog HDL語(yǔ)言實(shí)現(xiàn)CPLD-EPC240與電腦的串口通訊QUARTUS邏輯工程源碼免費(fèi)下載

  資源簡(jiǎn)介：Verilog HDL語(yǔ)言實(shí)現(xiàn)CPLD-EPC240與電腦的串口通訊QUARTUS邏輯工程源碼?//本模塊的功能是驗(yàn)證實(shí)現(xiàn)和PC機(jī)進(jìn)行基本的串口通信的功能。需要在//PC機(jī)上安裝一個(gè)串口調(diào)試工具來(lái)驗(yàn)證程序的功能。//程序?qū)崿F(xiàn)了一個(gè)收發(fā)一幀10個(gè)bit（即無(wú)奇偶校驗(yàn)位）的串口控//制器，...

  標(biāo)簽： Verilog HDL cpld 串口通訊 quartus

  上傳時(shí)間： 2022-02-18

  上傳用戶：