相 關(guān) 資 源

• 用VHDL語言描述AD0809芯片免費(fèi)下載

  資源簡介：用VHDL語言描述AD0809芯片，實(shí)現(xiàn)AD0809的功能

  標(biāo)簽： VHDL 0809 AD 語言

  上傳時(shí)間： 2016-12-19

  上傳用戶：731140412

• 使用VHDL語言描述AD0809芯片功能免費(fèi)下載

  資源簡介：使用VHDL語言描述AD0809芯片功能，實(shí)現(xiàn)芯片的硬件描述

  標(biāo)簽： VHDL 0809 AD 語言

  上傳時(shí)間： 2016-12-19

  上傳用戶：huangld

• 這是一個(gè)用VHDL語言描述的I2C自動(dòng)配置模塊免費(fèi)下載

  資源簡介：這是一個(gè)用VHDL語言描述的I2C自動(dòng)配置模塊，使用了來自opencores.org的I2C核，已在altera的cyclone芯片上調(diào)試通過

  標(biāo)簽： VHDL I2C 語言 自動(dòng)

  上傳時(shí)間： 2013-12-19

  上傳用戶：一諾88

• 數(shù)控振蕩器的頻率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL語言描述免費(fèi)下載

  資源簡介：數(shù)控振蕩器的頻率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL語言描述，集成在一個(gè)模塊中，提供VHDL源程序供大家學(xué)習(xí)和討論。\r\n

  標(biāo)簽： VHDL 寄存器 數(shù)控振蕩器 加法器

  上傳時(shí)間： 2013-09-04

  上傳用戶：a471778

• 數(shù)控振蕩器的頻率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL語言描述免費(fèi)下載

  資源簡介：數(shù)控振蕩器的頻率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL語言描述，集成在一個(gè)模塊中，提供VHDL源程序供大家學(xué)習(xí)和討論。

  標(biāo)簽： VHDL 寄存器 數(shù)控振蕩器 加法器

  上傳時(shí)間： 2014-08-31

  上傳用戶：yan2267246

• 用VHDL 語言描述度7段LED數(shù)碼顯示管免費(fèi)下載

  資源簡介：用VHDL 語言描述度7段LED數(shù)碼顯示管，其開發(fā)均在FPGA中

  標(biāo)簽： VHDL LED 語言 數(shù)碼

  上傳時(shí)間： 2015-11-11

  上傳用戶：lanhuaying

• 用VHDL 語言描述度三線八線譯碼器免費(fèi)下載

  資源簡介：用VHDL 語言描述度三線八線譯碼器，其開發(fā)均在FPGA中

  標(biāo)簽： VHDL 語言 譯碼器

  上傳時(shí)間： 2013-12-20

  上傳用戶：love1314

• 用VHDL 語言描述度八層電梯免費(fèi)下載

  資源簡介：用VHDL 語言描述度八層電梯，其開發(fā)均在FPGA中

  標(biāo)簽： VHDL 語言 電梯

  上傳時(shí)間： 2013-12-17

  上傳用戶：ljt101007

• 用VHDL 語言描述頻率計(jì)的設(shè)計(jì)免費(fèi)下載

  資源簡介：用VHDL 語言描述頻率計(jì)的設(shè)計(jì)，其開發(fā)均在FPGA中

  標(biāo)簽： VHDL 語言 頻率計(jì)

  上傳時(shí)間： 2013-12-24

  上傳用戶：change0329

• 用VHDL語言描述十六路彩燈的設(shè)計(jì)其開發(fā)均在FPGA中免費(fèi)下載

  資源簡介：用VHDL語言描述十六路彩燈的設(shè)計(jì)其開發(fā)均在FPGA中

  標(biāo)簽： VHDL FPGA 語言 彩燈

  上傳時(shí)間： 2014-01-10

  上傳用戶：日光微瀾

• 基本數(shù)學(xué)運(yùn)算庫 包括各種用VHDL語言描述的基本數(shù)學(xué)運(yùn)算單元免費(fèi)下載

  資源簡介：基本數(shù)學(xué)運(yùn)算庫 包括各種用VHDL語言描述的基本數(shù)學(xué)運(yùn)算單元，瑞典聯(lián)邦技術(shù)研究院（ETH）提供

  標(biāo)簽： VHDL 運(yùn)算 語言

  上傳時(shí)間： 2013-12-24

  上傳用戶：1583060504

• 用VHDL語言描述和實(shí)現(xiàn)的一個(gè)交通燈控制器免費(fèi)下載

  資源簡介：用VHDL語言描述和實(shí)現(xiàn)的一個(gè)交通燈控制器，該交通燈系統(tǒng)為一個(gè)十字路口交通管理信號(hào)燈，用于主干道與鄉(xiāng)間公路的交叉路口，要求是優(yōu)先保證主干道的暢通，因此平時(shí)處于“主干道綠燈，鄉(xiāng)間道紅燈”狀態(tài)，只有在鄉(xiāng)間公路有車輛要穿行主干道時(shí)才將交通燈切向“主干...

  標(biāo)簽： VHDL 語言 交通燈控制器

  上傳時(shí)間： 2013-12-01

  上傳用戶：遠(yuǎn)遠(yuǎn)ssad

• 一種用VHDL語言描述的浮點(diǎn)前規(guī)格化的源代碼編程免費(fèi)下載

  資源簡介：一種用VHDL語言描述的浮點(diǎn)前規(guī)格化的源代碼編程

  標(biāo)簽： VHDL 語言 浮點(diǎn) 規(guī)格

  上傳時(shí)間： 2013-12-28

  上傳用戶：lijianyu172

• 一種用VHDL語言描述的浮點(diǎn)乘前規(guī)格化的源代碼編程免費(fèi)下載

  資源簡介：一種用VHDL語言描述的浮點(diǎn)乘前規(guī)格化的源代碼編程

  標(biāo)簽： VHDL 語言 浮點(diǎn) 規(guī)格

  上傳時(shí)間： 2014-01-20

  上傳用戶：jennyzai

• 一種用VHDL語言描述的浮點(diǎn)除前規(guī)格化的源代碼編程免費(fèi)下載

  資源簡介：一種用VHDL語言描述的浮點(diǎn)除前規(guī)格化的源代碼編程

  標(biāo)簽： VHDL 語言 浮點(diǎn) 規(guī)格

  上傳時(shí)間： 2014-01-16

  上傳用戶：cmc_68289287

• 一種用VHDL語言描述的浮點(diǎn)平方根前規(guī)格化的源代碼編程免費(fèi)下載

  資源簡介：一種用VHDL語言描述的浮點(diǎn)平方根前規(guī)格化的源代碼編程

  標(biāo)簽： VHDL 語言 浮點(diǎn) 平方根

  上傳時(shí)間： 2014-01-22

  上傳用戶：hzy5825468

• 一種用VHDL語言描述的加減算法的源代碼編程免費(fèi)下載

  資源簡介：一種用VHDL語言描述的加減算法的源代碼編程

  標(biāo)簽： VHDL 語言 減 算法

  上傳時(shí)間： 2013-12-27

  上傳用戶：heart520beat

• 用VHDL語言描述的工程實(shí)例頻率計(jì)（在quartus 7.2中使用）免費(fèi)下載

  資源簡介：用VHDL語言描述的工程實(shí)例頻率計(jì)（在quartus 7.2中使用）

  標(biāo)簽： quartus VHDL 7.2 語言

  上傳時(shí)間： 2013-12-14

  上傳用戶：qw12

• 用VHDL語言描述的幾個(gè)乘法器實(shí)例免費(fèi)下載

  資源簡介：用VHDL語言描述的幾個(gè)乘法器實(shí)例，如串行陣列乘法器等

  標(biāo)簽： VHDL 語言 乘法器

  上傳時(shí)間： 2017-07-21

  上傳用戶：kiklkook

• 用VHDL語言描述的用鎖存器免費(fèi)下載

  資源簡介：用VHDL語言描述的用鎖存器，加法計(jì)數(shù)器，ROM存儲(chǔ)器構(gòu)成的RTL圖

  標(biāo)簽： VHDL 語言 鎖存器

  上傳時(shí)間： 2013-12-12

  上傳用戶：vodssv

• 用VHDL硬件描述語言實(shí)現(xiàn)的對(duì)FPGA（Cyclone II）的配置的VHDL源代碼。免費(fèi)下載

  資源簡介：用VHDL硬件描述語言實(shí)現(xiàn)的對(duì)FPGA（Cyclone II）的配置的VHDL源代碼。

  標(biāo)簽： VHDL Cyclone FPGA 硬件描述語言

  上傳時(shí)間： 2015-04-02

  上傳用戶：nanxia

• 這是用VHDL語言(硬件描述語言)寫的一個(gè)二維 8*8塊的離散余弦變換(DCT)以及反變換(IDCT).全同步設(shè)計(jì),低門數(shù).可以用于多媒體及打印應(yīng)用領(lǐng)域.免費(fèi)下載

  資源簡介：這是用VHDL語言(硬件描述語言)寫的一個(gè)二維 8*8塊的離散余弦變換(DCT)以及反變換(IDCT).全同步設(shè)計(jì),低門數(shù).可以用于多媒體及打印應(yīng)用領(lǐng)域.

  標(biāo)簽： VHDL IDCT DCT 變換

  上傳時(shí)間： 2015-06-03

  上傳用戶：caiiicc

• 用VHDL語言寫的時(shí)鐘程序。采用模塊化編程。可在EPM7128芯片上下載。編譯環(huán)境可用Maxplus或Quartus。免費(fèi)下載

  資源簡介：用VHDL語言寫的時(shí)鐘程序。采用模塊化編程。可在EPM7128芯片上下載。編譯環(huán)境可用Maxplus或Quartus。

  標(biāo)簽： Maxplus Quartus VHDL 7128

  上傳時(shí)間： 2015-06-16

  上傳用戶：851197153

• 用VHDL硬件描述語言開發(fā)的miniUART接口IP Core,用戶可以將其嵌入到自己的FPGA模塊中。免費(fèi)下載

  資源簡介：用VHDL硬件描述語言開發(fā)的miniUART接口IP Core,用戶可以將其嵌入到自己的FPGA模塊中。

  標(biāo)簽： miniUART VHDL Core FPGA

  上傳時(shí)間： 2015-07-22

  上傳用戶：稀世之寶039

• 該程序用VHDL硬件描述語言編寫而成,已調(diào)試通過,程序運(yùn)行后可實(shí)現(xiàn)三分頻,這樣就用軟件設(shè)計(jì)代替了硬件設(shè)計(jì),方便,穩(wěn)定,不需要硬件調(diào)試!免費(fèi)下載

  資源簡介：該程序用VHDL硬件描述語言編寫而成,已調(diào)試通過,程序運(yùn)行后可實(shí)現(xiàn)三分頻,這樣就用軟件設(shè)計(jì)代替了硬件設(shè)計(jì),方便,穩(wěn)定,不需要硬件調(diào)試!

  標(biāo)簽： VHDL 程序 硬件描述語言 三分頻

  上傳時(shí)間： 2013-12-24

  上傳用戶：huyiming139

• 用VHDL硬件描述語言編寫的FIR數(shù)字濾波器免費(fèi)下載

  資源簡介：用VHDL硬件描述語言編寫的FIR數(shù)字濾波器

  標(biāo)簽： VHDL FIR 硬件描述語言 數(shù)字濾波器

  上傳時(shí)間： 2014-01-22

  上傳用戶：cuibaigao

• SDI接口的源程序,包括擾碼編碼,并串轉(zhuǎn)換,用VHDL硬件描述語言編寫免費(fèi)下載

  資源簡介：SDI接口的源程序,包括擾碼編碼,并串轉(zhuǎn)換,用VHDL硬件描述語言編寫

  標(biāo)簽： VHDL SDI 接口 源程序

  上傳時(shí)間： 2014-08-24

  上傳用戶：gtzj

• 用VHDL語言實(shí)現(xiàn)可編程串口芯片8251免費(fèi)下載

  資源簡介：用VHDL語言實(shí)現(xiàn)可編程串口芯片8251，包括8251的全部功能

  標(biāo)簽： VHDL 8251 語言 可編程

  上傳時(shí)間： 2016-02-11

  上傳用戶：xieguodong1234

• 用VHDL語言實(shí)現(xiàn)可編程并行接口芯片8255免費(fèi)下載

  資源簡介：用VHDL語言實(shí)現(xiàn)可編程并行接口芯片8255，包括8255的全部功能

  標(biāo)簽： VHDL 8255 語言 可編程

  上傳時(shí)間： 2016-02-11

  上傳用戶：四只眼

• 在用VHDL語言設(shè)計(jì)中應(yīng)充分利用VHDL語言特點(diǎn),從設(shè)計(jì)思想語句運(yùn)用及描述方法上等多方面對(duì)電路進(jìn)行優(yōu)化,舉實(shí)例.免費(fèi)下載

  資源簡介：在用VHDL語言設(shè)計(jì)中應(yīng)充分利用VHDL語言特點(diǎn),從設(shè)計(jì)思想語句運(yùn)用及描述方法上等多方面對(duì)電路進(jìn)行優(yōu)化,舉實(shí)例.

  標(biāo)簽： VHDL 語言 分 設(shè)計(jì)思想

  上傳時(shí)間： 2016-02-15

  上傳用戶：xymbian