用VHDL描述的74ls163,模擬實(shí)現(xiàn)其時(shí)序邏輯功能
資源簡(jiǎn)介：用VHDL描述的74ls163,模擬實(shí)現(xiàn)其時(shí)序邏輯功能
上傳時(shí)間： 2016-12-22
上傳用戶：225588
資源簡(jiǎn)介：介紹了用VHDL描述的各種硬件電路的實(shí)現(xiàn)，基本包括各種常用的電路。
上傳時(shí)間： 2013-12-30
上傳用戶：123啊
資源簡(jiǎn)介：用VHDL編寫的時(shí)鐘 主要實(shí)現(xiàn)了時(shí)鐘功能時(shí)間調(diào)教功能有待實(shí)現(xiàn)
上傳時(shí)間： 2013-12-17
上傳用戶：zl5712176
資源簡(jiǎn)介：這是一個(gè)用VC++描述的托盤編程實(shí)現(xiàn)原理，word文檔。
上傳時(shí)間： 2014-01-14
上傳用戶：龍飛艇
資源簡(jiǎn)介：用VHDL描述的電梯運(yùn)行程序，代碼注釋很詳細(xì)，希望對(duì)大家有幫助
上傳時(shí)間： 2016-02-09
上傳用戶：pinksun9
資源簡(jiǎn)介：cpu86是用VHDL描述的8088IP核，很經(jīng)典的，有做硬件的同學(xué)可以參考
上傳時(shí)間： 2013-12-12
上傳用戶：klin3139
資源簡(jiǎn)介：本程序使用VHDL編寫的jtag接口實(shí)現(xiàn)程序,其中有些功能未能實(shí)現(xiàn),希望有人能夠幫忙完善!
上傳時(shí)間： 2013-12-25
上傳用戶：kelimu
資源簡(jiǎn)介：用VHDL寫的計(jì)算器，實(shí)現(xiàn)加減功能以及ＶＧＡ顯示功能，適合VHDL初學(xué)者使用。
上傳時(shí)間： 2015-06-24
上傳用戶：bakdesec
資源簡(jiǎn)介：一個(gè)用VHDL編寫的在CPLD上實(shí)現(xiàn)模擬交通燈的程序源代碼
上傳時(shí)間： 2014-01-24
上傳用戶：宋桃子
資源簡(jiǎn)介：用VHDL編程語言加上硬件實(shí)現(xiàn)一個(gè)4層電梯模擬，用了數(shù)字邏輯的相關(guān)知識(shí)。
上傳時(shí)間： 2017-03-03
上傳用戶：水中浮云
資源簡(jiǎn)介：用fpga實(shí)現(xiàn)dsp 的fft算法 其中有幾個(gè)文檔文件和用VHDL寫的1024點(diǎn)的fft代碼
上傳時(shí)間： 2013-08-22
上傳用戶：ukuk
資源簡(jiǎn)介：此為用VHDL編寫的可實(shí)現(xiàn)動(dòng)感圖像的點(diǎn)陣，做于05年2月，顯示BUPT并有飛鳥圖像顯示
上傳時(shí)間： 2013-12-25
上傳用戶：ls530720646
資源簡(jiǎn)介：智能全數(shù)字鎖相環(huán)的設(shè)計(jì)用VHDL語言在CPLD上實(shí)現(xiàn)串行通信
上傳時(shí)間： 2014-01-08
上傳用戶：weiwolkt
資源簡(jiǎn)介：錯(cuò)誤檢測(cè)與糾正電路的設(shè)計(jì)與實(shí)現(xiàn)用VHDL語言在CPLD上實(shí)現(xiàn)串行通信.doc
上傳時(shí)間： 2015-11-06
上傳用戶：hwl453472107
資源簡(jiǎn)介：六層的電梯控制系統(tǒng) 用VHDL描述同時(shí)還附有系統(tǒng)仿真圖形
上傳時(shí)間： 2014-01-17
上傳用戶：songnanhua
資源簡(jiǎn)介：用VHDL描述uart后整理的文檔，很全面，代碼注釋很詳細(xì)
上傳時(shí)間： 2013-12-23
上傳用戶：cursor
資源簡(jiǎn)介：給出了一個(gè)簡(jiǎn)單明了描述狀態(tài)機(jī)的方法,可以學(xué)到怎樣用VHDL描述狀態(tài)機(jī)
上傳時(shí)間： 2016-04-09
上傳用戶：firstbyte
資源簡(jiǎn)介：這是一個(gè)用Java編寫的路由器模擬程序。可以利用計(jì)算機(jī)模擬路由器實(shí)現(xiàn)路由表的生成、轉(zhuǎn)發(fā)等等功能。
上傳時(shí)間： 2014-01-07
上傳用戶：thuyenvinh
資源簡(jiǎn)介：用fpga實(shí)現(xiàn)dsp 的fft算法 其中有幾個(gè)文檔文件和用VHDL寫的1024點(diǎn)的fft代碼
上傳時(shí)間： 2014-01-18
上傳用戶：三人用菜
資源簡(jiǎn)介：用VHDL描述一個(gè)讓6個(gè)數(shù)碼管同時(shí)顯示的控制器，同時(shí)顯示0、1、2、3、4、5這6個(gè)不同的數(shù)字圖形到6個(gè)數(shù)碼管上，輸入時(shí)鐘調(diào)節(jié)頻率，使得能夠觀察到穩(wěn)定顯示的6個(gè)數(shù)字。可異步復(fù)位
上傳時(shí)間： 2014-11-04
上傳用戶：gaojiao1999
資源簡(jiǎn)介：用VHDL描述一個(gè)由8個(gè)發(fā)光二極管組成的走馬燈。有系統(tǒng)復(fù)位。單點(diǎn)移動(dòng)模式：一個(gè)點(diǎn)在8個(gè)發(fā)光二極管上來回的亮。幕布式：從中間兩個(gè)點(diǎn)，同時(shí)向兩邊依次點(diǎn)亮直至全亮，然后再向中間點(diǎn)滅，依次往復(fù)。采用撥碼開關(guān)轉(zhuǎn)換顯示模式。
上傳時(shí)間： 2013-12-21
上傳用戶：lizhen9880
資源簡(jiǎn)介：用VHDL描述一個(gè)由8個(gè)發(fā)光二極管組成的走馬燈。有系統(tǒng)復(fù)位。單點(diǎn)移動(dòng)模式：一個(gè)點(diǎn)在8個(gè)發(fā)光二極管上來回的亮。幕布式：從中間兩個(gè)點(diǎn)，同時(shí)向兩邊依次點(diǎn)亮直至全亮，然后再向中間點(diǎn)滅，依次往復(fù)。采用采用一個(gè)按鍵轉(zhuǎn)換顯示模式。
上傳時(shí)間： 2013-12-20
上傳用戶：cccole0605
資源簡(jiǎn)介：用VS描述的 模擬操作系統(tǒng)中的消費(fèi)者與生產(chǎn)者的關(guān)系
上傳時(shí)間： 2013-12-29
上傳用戶：cccole0605
資源簡(jiǎn)介：用VS描述的 模擬操作系統(tǒng)的先來先服務(wù)功能
上傳時(shí)間： 2016-06-17
上傳用戶：jcljkh
資源簡(jiǎn)介：串行接口UART的用VHDL語言的簡(jiǎn)單實(shí)現(xiàn)，希望對(duì)大家有幫助
上傳時(shí)間： 2016-07-24
上傳用戶：lixinxiang
資源簡(jiǎn)介：用FPGA實(shí)現(xiàn)的模糊控制器 部分用VHDL編寫的源程序
上傳時(shí)間： 2016-08-29
上傳用戶：stella2015
資源簡(jiǎn)介：spooling 用最簡(jiǎn)單的方法模擬SPOOLing 的實(shí)現(xiàn)
上傳時(shí)間： 2017-01-07
上傳用戶：lizhizheng88
資源簡(jiǎn)介：用VHDL編寫的計(jì)算器：能實(shí)現(xiàn)簡(jiǎn)單的加減乘除四則運(yùn)算
上傳時(shí)間： 2013-12-09
上傳用戶：1966640071
資源簡(jiǎn)介：用VHDL編寫的計(jì)算器：能實(shí)現(xiàn)簡(jiǎn)單的加減乘除四則運(yùn)算
上傳時(shí)間： 2017-01-18
上傳用戶：Shaikh
資源簡(jiǎn)介：用VHDL編寫的計(jì)算器：能實(shí)現(xiàn)簡(jiǎn)單的加減乘除四則運(yùn)算
上傳時(shí)間： 2013-12-19
上傳用戶：wcl168881111111
