VHDL語言設(shè)計的數(shù)字鐘 具有時分秒三段顯示
資源簡介:VHDL語言設(shè)計的數(shù)字鐘 具有時分秒三段顯示
上傳時間: 2017-01-25
上傳用戶:evil
資源簡介:利用VHDL語言設(shè)計的數(shù)字鐘,能進(jìn)行正常的時、分、秒計時功能,分別由6個數(shù)碼管顯示24h、60min、60s
上傳時間: 2016-07-17
上傳用戶:lunshaomo
資源簡介:本文設(shè)計的數(shù)字鐘具有以下特點: 1、具有時、分、秒計數(shù)顯示功能,以二十四小時循環(huán)計時。 2、具有清零,調(diào)節(jié)小時,分鐘的功能。 3、具有整點報時同時LED燈花樣顯示的功能。
上傳時間: 2015-10-02
上傳用戶:啊颯颯大師的
資源簡介:這是用VHDL語言編寫的數(shù)字鐘。可以設(shè)置時分秒,還可以整點報時。
上傳時間: 2017-08-11
上傳用戶:zhyiroy
資源簡介:是EDA設(shè)計的數(shù)字鐘的VHDL語言程序,可用Max+Plus2進(jìn)行編譯,仿真并下載到芯片中。
上傳時間: 2016-04-30
上傳用戶:manlian
資源簡介:使用Verilog語言編寫的數(shù)字鐘程序.有慢校時,快校時,鬧鐘等功能.
上傳時間: 2014-01-26
上傳用戶:417313137
資源簡介:基于vriloge的數(shù)字鐘具有調(diào)時、分、秒和定時報警功能,開發(fā)環(huán)境是MAXPUII的開發(fā)環(huán)境,實際檢驗是完全符合
上傳時間: 2013-12-22
上傳用戶:AbuGe
資源簡介:使用VHDL語言進(jìn)行的數(shù)字鎖相環(huán)的設(shè)計,里面有相關(guān)的文件,可以使用MUX+PLUS打開
上傳時間: 2014-06-29
上傳用戶:lanhuaying
資源簡介:單片機(jī)設(shè)計的數(shù)字鐘程序。初學(xué)的可以看看,可以設(shè)置鬧鐘,調(diào)時等功能
上傳時間: 2014-06-04
上傳用戶:yiwen213
資源簡介:基于單片機(jī)設(shè)計的數(shù)字鐘的設(shè)計,該數(shù)字鐘功能教齊全有整點報,8路鬧鐘設(shè)置,年月日顯示,秒表記時功能.
上傳時間: 2016-04-10
上傳用戶:Zxcvbnm
資源簡介:使用EPM7128設(shè)計的數(shù)字鐘,調(diào)時、對時等基本功能都具備了,如果不是受限于7128的規(guī)模,個別地方還可以做的更好!
上傳時間: 2016-11-10
上傳用戶:Avoid98
資源簡介:這是一個使用VHDL語言設(shè)計的電梯控制程序,里面還有仿真時序圖。
上傳時間: 2013-08-20
上傳用戶:希醬大魔王
資源簡介:C語言開發(fā)的數(shù)字鐘程序,希望對大家有用!真是第二個文件!
上傳時間: 2014-01-14
上傳用戶:一諾88
資源簡介:用VHDL語言設(shè)計的頻率計,經(jīng)過驗證,沒有問題
上傳時間: 2013-12-08
上傳用戶:15736969615
資源簡介:用VHDL語言設(shè)計的二輸入與非門電路,結(jié)構(gòu)簡單,使用,希望能有所幫助,謝謝批評指導(dǎo)!
上傳時間: 2016-06-22
上傳用戶:miaochun888
資源簡介:這是用VHDL語言設(shè)計的四輸入與非門電路,很簡單,也很實用,希望對大家能有幫助,謝謝批評指導(dǎo).
上傳時間: 2016-06-22
上傳用戶:xhz1993
資源簡介:這是一個用verilog語言設(shè)計的數(shù)字頻率及的源代碼,上傳一下,供大家研究
上傳時間: 2013-12-23
上傳用戶:tianjinfan
資源簡介:這是一個使用VHDL語言設(shè)計的電梯控制程序,里面還有仿真時序圖。
上傳時間: 2013-12-25
上傳用戶:xymbian
資源簡介:時頻分析工具箱是基于matlab的語言設(shè)計的一種基于時頻分析的信號處理方法.
上傳時間: 2016-07-14
上傳用戶:王楚楚
資源簡介:用匯編及C語言編寫的數(shù)字鐘程序包括電路圖
上傳時間: 2014-11-27
上傳用戶:l254587896
資源簡介:VHDL語言寫的數(shù)字下變頻的實現(xiàn),整個工程文件,xlinx ise用的
上傳時間: 2017-01-01
上傳用戶:cursor
資源簡介:這是一個用VHDL語言編寫的數(shù)字電路程序,僅供學(xué)習(xí)參考。
上傳時間: 2014-01-18
上傳用戶:Avoid98
資源簡介:這是一個用VHDL語言編寫的數(shù)字電路程序,僅供學(xué)習(xí)和參考。
上傳時間: 2013-12-16
上傳用戶:dragonhaixm
資源簡介:verilog語言實現(xiàn)的數(shù)字鐘,各種定時鬧鐘功能類似真實的表~利用EDA實驗平臺實現(xiàn)~~
上傳時間: 2014-06-21
上傳用戶:plsee
資源簡介:一種實現(xiàn)計算機(jī)接口rs232與FPGA通信的基于VHDL語言設(shè)計的一段非常簡潔的程序
上傳時間: 2014-01-09
上傳用戶:cazjing
資源簡介:該文件是用VHDL變成實現(xiàn)的數(shù)字鐘程序,請指教!
上傳時間: 2014-01-22
上傳用戶:netwolf
資源簡介:VHDL語言設(shè)計的秒表,實現(xiàn)計時功能,實現(xiàn)報時功能,并且通過硬件實驗。
上傳時間: 2014-01-14
上傳用戶:zq70996813
資源簡介:運(yùn)用匯編語言設(shè)計的數(shù)字鐘,可以調(diào)節(jié)時間,并且顯示在LED數(shù)碼管上,
上傳時間: 2017-08-01
上傳用戶:6546544
資源簡介:通過VHDL語言編寫的計數(shù)器程序,可以在一嗎器顯示管上分段顯示小時,分,秒,并且可以分別清零
上傳時間: 2013-12-16
上傳用戶:s363994250
資源簡介:數(shù)字鐘代碼,用VHDL語言設(shè)計一個數(shù)字鐘系統(tǒng),該系統(tǒng)具有顯示時、分、秒的功能,具有較時功能,具有整點報時功能。
上傳時間: 2016-08-18
上傳用戶:黃華強(qiáng)