相 關 資 源

• 在FPGA實現的加法器實現的Veilog代碼免費下載

  資源簡介：在FPGA實現的加法器實現的Veilog代碼，應用軟件為賽林思公司的ISE9.1

  標簽： Veilog FPGA 加法器 代碼

  上傳時間： 2017-05-16

  上傳用戶：youlongjian0

• 一個基于Matlab+Simulink的帶Rounding功能的加法器實現免費下載

  資源簡介：一個基于Matlab+Simulink的帶Rounding功能的加法器實現

  標簽： Simulink Rounding Matlab 加法器

  上傳時間： 2016-07-20

  上傳用戶：youlongjian0

• 使用硬件實現,通過FPGA驗證的效率較高的加法器,免費下載

  資源簡介：使用硬件實現,通過FPGA驗證的效率較高的加法器,

  標簽： FPGA 硬件實現 效率 加法器

  上傳時間： 2016-05-11

  上傳用戶：希醬大魔王

• java實現的簡單的整型的加法器免費下載

  資源簡介：java實現的簡單的整型的加法器，該計算器具有加法功能，包含兩個輸入框用于輸入兩個浮點數，一個輸出框用于輸出計算結果，一個按鈕，當鼠標點擊按鈕時，在輸出框輸出計算結果

  標簽： java 加法器

  上傳時間： 2015-12-17

  上傳用戶：liglechongchong

• verilog shi 實現的加法器（8位）適用于初學asic免費下載

  資源簡介：verilog shi 實現的加法器（8位）適用于初學asic

  標簽： verilog asic shi 8位

  上傳時間： 2015-06-02

  上傳用戶：一諾88

• 本文件提供了用verilog HDL語言實現的8位超前進位加法器,充分說明了超前進位加法器和普通加法器之間的區別.免費下載

  資源簡介：本文件提供了用verilog HDL語言實現的8位超前進位加法器,充分說明了超前進位加法器和普通加法器之間的區別.

  標簽： verilog 加法器 HDL 進位

  上傳時間： 2013-12-17

  上傳用戶：ynwbosss

• 用C++編寫的關于實現一元數組的加減乘除的程序,相信大家在做報告時會遇到免費下載

  資源簡介：用C++編寫的關于實現一元數組的加減乘除的程序,相信大家在做報告時會遇到

  標簽： 編寫 數組 減 家

  上傳時間： 2016-01-28

  上傳用戶：anng

• 多項式的加減乘法的鏈表實現的程序在C++中免費下載

  資源簡介：多項式的加減乘法的鏈表實現的程序在C++中

  標簽： 多項式 減 乘法 程序

  上傳時間： 2013-12-21

  上傳用戶：1966640071

• 經過精心設計的加法器的代碼免費下載

  資源簡介：經過精心設計的加法器的代碼，并在FPGA硬件平臺實現和驗證過的

  標簽： 加法器 代碼

  上傳時間： 2014-01-11

  上傳用戶：windwolf2000

• 一個帶overflow功能的加法器的實現免費下載

  資源簡介：一個帶overflow功能的加法器的實現，采用Matlab+Simulink

  標簽： overflow 加法器

  上傳時間： 2013-12-05

  上傳用戶：小儒尼尼奧

• 一個基于Matlab+Simulink的復數加法器實現免費下載

  資源簡介：一個基于Matlab+Simulink的復數加法器實現

  標簽： Simulink Matlab 加法器

  上傳時間： 2014-01-22

  上傳用戶：edisonfather

• 運用鏈表來操作多項式,實現多項式加減乘的功能免費下載

  資源簡介：運用鏈表來操作多項式,實現多項式加減乘的功能

  標簽： 多項式 操作 減

  上傳時間： 2015-01-14

  上傳用戶：黃華強

• 利用三元組存儲大規模稀疏矩陣并實現矩陣加減乘的運算。輸入要求：三元組方式。運行環境C免費下載

  資源簡介：利用三元組存儲大規模稀疏矩陣并實現矩陣加減乘的運算。輸入要求：三元組方式。運行環境C

  標簽： 三元 矩陣 存儲 大規模

  上傳時間： 2015-04-14

  上傳用戶：xuanchangri

• 有關于des的加解密算法的實現..是用java語言來編寫的。.免費下載

  資源簡介：有關于des的加解密算法的實現..是用java語言來編寫的。.

  標簽： java des 加解密 算法

  上傳時間： 2013-12-27

  上傳用戶：jichenxi0730

• 一個簡單的加法器描述,以前在別的網站上被發過,現在存在這里.免費下載

  資源簡介：一個簡單的加法器描述,以前在別的網站上被發過,現在存在這里.

  標簽： 加法器 網站

  上傳時間： 2013-12-25

  上傳用戶：kernaling

• 本文提出一個根值4 蝴蝶元素使用(m, n) - 櫃臺減少硬體複雜, 延遲時間, 和電力消費被介入在使用常規加法器。並且一臺修改過的換向器為FFT 算法被描述與用管道運輸的實施一起為連續輸入資料減少資免費下載

  資源簡介：本文提出一個根值4 蝴蝶元素使用(m, n) - 櫃臺減少硬體複雜, 延遲時間, 和電力消費被介入在使用常規加法器。並且一臺修改過的換向器為FFT 算法被描述與用管道運輸的實施一起為連續輸入資料減少資料記憶要求。

  標簽： FFT 元素 修改 加法器

  上傳時間： 2015-12-04

  上傳用戶：541657925

• 簡單的加法器,在學習JAVA程序入門時使用免費下載

  資源簡介：簡單的加法器,在學習JAVA程序入門時使用

  標簽： JAVA 加法器 程序

  上傳時間： 2014-05-23

  上傳用戶：阿四AIR

• 在MAX+PLUS II環境下用VHDL編寫的加法器免費下載

  資源簡介：在MAX+PLUS II環境下用VHDL編寫的加法器

  標簽： PLUS VHDL MAX 環境

  上傳時間： 2016-06-14

  上傳用戶：zhangzhenyu

• 一個計算器的java源程序代碼,實現了基本的加減乘除的計算功能免費下載

  資源簡介：一個計算器的java源程序代碼,實現了基本的加減乘除的計算功能

  標簽： java 計算器 源程序 代碼

  上傳時間： 2016-07-04

  上傳用戶：啊颯颯大師的

• 在算法級對用多進程實現移位加法器免費下載

  資源簡介：在算法級對用多進程實現移位加法器，已經驗證

  標簽： 算法級 移位 加法器 進程

  上傳時間： 2014-09-02

  上傳用戶：秦莞爾w

• 利用java實現的加減乘除的計算器免費下載

  資源簡介：利用java實現的加減乘除的計算器，僅供參考

  標簽： java 減 計算器

  上傳時間： 2016-08-11

  上傳用戶：klin3139

• 經典密碼學中列置換密碼的實現 此為字符串版本的加解密實現 開發平臺為VC6.0免費下載

  資源簡介：經典密碼學中列置換密碼的實現 此為字符串版本的加解密實現 開發平臺為VC6.0

  標簽： 6.0 密碼 VC 字符串

  上傳時間： 2016-08-30

  上傳用戶：362279997

• cpld/FPGA常用加法器設計的verilog程序免費下載

  資源簡介：cpld/FPGA常用加法器設計的verilog程序

  標簽： verilog cpld FPGA 加法器

  上傳時間： 2016-11-05

  上傳用戶：fhzm5658

• 最高8位帶符號的加法器的核心代碼在masm上調試通過。免費下載

  資源簡介：最高8位帶符號的加法器的核心代碼在masm上調試通過。

  標簽： masm 8位 符號 加法器

  上傳時間： 2017-02-21

  上傳用戶：BOBOniu

• RC4算法的加解密實現,C++實現...免費下載

  資源簡介：RC4算法的加解密實現,C++實現...

  標簽： RC4 算法 加解密

  上傳時間： 2017-07-14

  上傳用戶：lgnf

• DES算法的加解密實現,Visual C++實現免費下載

  資源簡介：DES算法的加解密實現,Visual C++實現

  標簽： Visual DES 算法 加解密

  上傳時間： 2013-12-19

  上傳用戶：gmh1314

• 本程序是在一位全加器的基礎上設計一個16位的加法器,用Verilog HDL語言描述.免費下載

  資源簡介：本程序是在一位全加器的基礎上設計一個16位的加法器,用Verilog HDL語言描述.

  標簽： Verilog HDL 程序 全加器

  上傳時間： 2013-12-03

  上傳用戶：moerwang

• 本程序是以實現基本的加減乘除的功能的c語言程序免費下載

  資源簡介：本程序是以實現基本的加減乘除的功能的c語言程序

  標簽： 程序 減 c語言

  上傳時間： 2014-01-05

  上傳用戶：zyt

• 一個無符號的加法器小程序免費下載

  資源簡介：一個無符號的加法器小程序

  標簽： 符號 加法器 程序

  上傳時間： 2014-01-12

  上傳用戶：cjl42111

• 這個是帶輸入的加法器vhdl代碼,是帶有輸入端和進位的.免費下載

  資源簡介：這個是帶輸入的加法器vhdl代碼,是帶有輸入端和進位的.

  標簽： vhdl 輸入 加法器 代碼

  上傳時間： 2013-11-30

  上傳用戶：gxf2016