相 關 資 源

• 一個帶overflow功能的加法器的實現免費下載

  資源簡介：一個帶overflow功能的加法器的實現，采用Matlab+Simulink

  標簽： overflow 加法器

  上傳時間： 2013-12-05

  上傳用戶：小儒尼尼奧

• 這個是帶先行進位的加法器的vhdl代碼,比較復雜,僅僅供大家參考.免費下載

  資源簡介：這個是帶先行進位的加法器的vhdl代碼,比較復雜,僅僅供大家參考.

  標簽： vhdl 進位 加法器 代碼

  上傳時間： 2014-01-03

  上傳用戶：klin3139

• 最高8位帶符號的加法器的核心代碼在masm上調試通過。免費下載

  資源簡介：最高8位帶符號的加法器的核心代碼在masm上調試通過。

  標簽： masm 8位 符號 加法器

  上傳時間： 2017-02-21

  上傳用戶：BOBOniu

• 自己編制的加法器的verilog程序 希望對大家有所幫助免費下載

  資源簡介：自己編制的加法器的verilog程序 希望對大家有所幫助

  標簽： verilog 編制 加法器 程序

  上傳時間： 2016-02-07

  上傳用戶：李夢晗

• 經過精心設計的加法器的代碼免費下載

  資源簡介：經過精心設計的加法器的代碼，并在FPGA硬件平臺實現和驗證過的

  標簽： 加法器 代碼

  上傳時間： 2014-01-11

  上傳用戶：windwolf2000

• 一個基于Matlab+Simulink的帶Rounding功能的加法器實現免費下載

  資源簡介：一個基于Matlab+Simulink的帶Rounding功能的加法器實現

  標簽： Simulink Rounding Matlab 加法器

  上傳時間： 2016-07-20

  上傳用戶：youlongjian0

• 一個無符號的加法器小程序免費下載

  資源簡介：一個無符號的加法器小程序

  標簽： 符號 加法器 程序

  上傳時間： 2014-01-12

  上傳用戶：cjl42111

• 這個是帶輸入的加法器vhdl代碼,是帶有輸入端和進位的.免費下載

  資源簡介：這個是帶輸入的加法器vhdl代碼,是帶有輸入端和進位的.

  標簽： vhdl 輸入 加法器 代碼

  上傳時間： 2013-11-30

  上傳用戶：gxf2016

• 一個簡單的加法器描述,以前在別的網站上被發過,現在存在這里.免費下載

  資源簡介：一個簡單的加法器描述,以前在別的網站上被發過,現在存在這里.

  標簽： 加法器 網站

  上傳時間： 2013-12-25

  上傳用戶：kernaling

• 一個用VHDL語言編寫的加法器免費下載

  資源簡介：一個用VHDL語言編寫的加法器，希望大家能夠得到啟示。

  標簽： VHDL 語言 編寫 加法器

  上傳時間： 2014-02-22

  上傳用戶：wanghui2438

• java實現的簡單的整型的加法器免費下載

  資源簡介：java實現的簡單的整型的加法器，該計算器具有加法功能，包含兩個輸入框用于輸入兩個浮點數，一個輸出框用于輸出計算結果，一個按鈕，當鼠標點擊按鈕時，在輸出框輸出計算結果

  標簽： java 加法器

  上傳時間： 2015-12-17

  上傳用戶：liglechongchong

• 一個超前進位加法器的Verilog實現免費下載

  資源簡介：一個超前進位加法器的Verilog實現，內含測試文件，可以綜合，非常有參考價值

  標簽： Verilog 進位 加法器

  上傳時間： 2014-01-04

  上傳用戶：stella2015

• 這是一個利用FPGA來實現加法器的算法免費下載

  資源簡介：這是一個利用FPGA來實現加法器的算法，利用加法樹的概念！

  標簽： FPGA 加法器 算法

  上傳時間： 2013-12-17

  上傳用戶：zycidjl

• 用StateCAD設計一個“串進并出的加法器”狀態機免費下載

  資源簡介：用StateCAD設計一個“串進并出的加法器”狀態機，并使用StateCAD測試激勵生成器設計測試激勵，驗證該狀態機，掌握完整的StateCAD設計流程.

  標簽： StateCAD 加法器 狀態

  上傳時間： 2014-01-04

  上傳用戶：shawvi

• 本程序是采用數據結構的算法實現一元稀疏多項式加法器的功能免費下載

  資源簡介：本程序是采用數據結構的算法實現一元稀疏多項式加法器的功能

  標簽： 程序 數據結構 多項式 加法器

  上傳時間： 2016-08-01

  上傳用戶：253189838

• 1、 掌握VHDL的結構以及實例的編程； 2、 學會使用QuartusⅡ平臺的開化； 3、 設計一個2位BCD碼加法器。免費下載

  資源簡介：1、 掌握VHDL的結構以及實例的編程； 2、 學會使用QuartusⅡ平臺的開化； 3、 設計一個2位BCD碼加法器。

  標簽： Quartus VHDL BCD 編程

  上傳時間： 2014-01-22

  上傳用戶：anng

• 這是一個用multisim編寫的用8421BCD碼表示的兩個一位十進制數相加的加法器免費下載

  資源簡介：這是一個用multisim編寫的用8421BCD碼表示的兩個一位十進制數相加的加法器

  標簽： multisim 8421 BCD 編寫

  上傳時間： 2016-09-17

  上傳用戶：kelimu

• 用vhdl語言 來實現 四位并行加法器的功能 是本科生的必學內容免費下載

  資源簡介：用vhdl語言 來實現 四位并行加法器的功能 是本科生的必學內容

  標簽： vhdl 語言 并行 加法器

  上傳時間： 2016-10-27

  上傳用戶：xg262122

• minicore為一個加法器的最小結構免費下載

  資源簡介：minicore為一個加法器的最小結構，含有移位RAM 和調試的TB 程序等。

  標簽： minicore 加法器

  上傳時間： 2017-01-04

  上傳用戶：Pzj

• vhdl語言的100個例子 VHDL語言100例 第1例 帶控制端口的加法器 第2例 無控制端口的加法器 第3例 乘法器 第4例 比較器 第5例 二路選擇器 第6例 寄存器 第7例 移免費下載

  資源簡介：vhdl語言的100個例子 VHDL語言100例 第1例 帶控制端口的加法器 第2例 無控制端口的加法器 第3例 乘法器 第4例 比較器 第5例 二路選擇器 第6例 寄存器 第7例 移位寄存器 第8例 綜合單元庫 第9例 七值邏輯與基本數據類型 第10例 函數

  標簽： 100 vhdl VHDL 語言

  上傳時間： 2013-12-13

  上傳用戶：古谷仁美

• 本程序是在一位全加器的基礎上設計一個16位的加法器,用Verilog HDL語言描述.免費下載

  資源簡介：本程序是在一位全加器的基礎上設計一個16位的加法器,用Verilog HDL語言描述.

  標簽： Verilog HDL 程序 全加器

  上傳時間： 2013-12-03

  上傳用戶：moerwang

• ALU加法器的設計免費下載

  資源簡介：ALU加法器的設計，實現帶進位的加法運算！

  標簽： ALU 加法器

  上傳時間： 2014-07-20

  上傳用戶：ruixue198909

• 超前進位加法器的設計免費下載

  資源簡介：超前進位加法器的設計

  標簽： 進位 加法器

  上傳時間： 2013-10-19

  上傳用戶：shen_dafa

• 一個用java寫的加解密程序實現了簡單的加密免費下載

  資源簡介：一個用java寫的加解密程序實現了簡單的加密

  標簽： java 加解密 加密 程序

  上傳時間： 2015-01-23

  上傳用戶：181992417

• 8位加法器的原代碼,主要內容下載看了就知道免費下載

  資源簡介：8位加法器的原代碼,主要內容下載看了就知道

  標簽： 8位 加法器 代碼

  上傳時間： 2013-12-16

  上傳用戶：思琦琦

• 用一位全加器組成四位全加器. 所用語言是Verilog HDL. 主要用在加法器的設計中。免費下載

  資源簡介：用一位全加器組成四位全加器. 所用語言是Verilog HDL. 主要用在加法器的設計中。

  標簽： Verilog HDL 全加器 語言

  上傳時間： 2015-05-02

  上傳用戶：zukfu

• 11,13,16位超前進位加法器的Verilog HDL源代碼。免費下載

  資源簡介：11,13,16位超前進位加法器的Verilog HDL源代碼。

  標簽： Verilog HDL 11 13

  上傳時間： 2013-12-28

  上傳用戶：ouyangtongze

• Ripple Adder: 16-bit 全加,半加及ripple adder的設計及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置進位加法器的設計方免費下載

  資源簡介：Ripple Adder: 16-bit 全加,半加及ripple adder的設計及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置進位加法器的設計方案及VHDL程序 Carry Select Adder:16 Bits 進位選擇加法器的設計方案及VHDL程序

  標簽： Adder Ripple ripple Carry

  上傳時間： 2015-05-13

  上傳用戶：我們的船長

• vhdl 測試向量含測試向量（Test Bench）和波形產生：VHDL實例---相應加法器的測試向量（test bench).txt免費下載

  資源簡介：vhdl 測試向量含測試向量（Test Bench）和波形產生：VHDL實例---相應加法器的測試向量（test bench).txt

  標簽： Bench bench vhdl Test

  上傳時間： 2015-05-13

  上傳用戶：天涯

• verilog shi 實現的加法器（8位）適用于初學asic免費下載

  資源簡介：verilog shi 實現的加法器（8位）適用于初學asic

  標簽： verilog asic shi 8位

  上傳時間： 2015-06-02

  上傳用戶：一諾88