相 關 資 源

• 關于基數分頻技巧設計,基于VHDL語言,對實際設計有幫助免費下載

  資源簡介：關于基數分頻技巧設計,基于VHDL語言,對實際設計有幫助

  標簽： VHDL 分頻 語言

  上傳時間： 2017-06-13

  上傳用戶：1051290259

• EDA常用計數函數VHDL程序設計,基于VHDL的交通燈設計實例&分頻器免費下載

  資源簡介：EDA常用計數函數VHDL程序設計,基于VHDL的交通燈設計實例&分頻器

  標簽： VHDL EDA 函數 交通燈

  上傳時間： 2013-12-23

  上傳用戶：yyq123456789

• 基于VHDL語言的實用電梯控制器的設計 基于VHDL語言的實用電梯控制器的設計免費下載

  資源簡介：基于VHDL語言的實用電梯控制器的設計 基于VHDL語言的實用電梯控制器的設計

  標簽： VHDL 語言 電梯控制器

  上傳時間： 2014-11-28

  上傳用戶：han_zh

• PSK調制解調器的設計 我的課程設計 基于VHDL語言的設計與仿真免費下載

  資源簡介：PSK調制解調器的設計 我的課程設計 基于VHDL語言的設計與仿真

  標簽： VHDL PSK 調制解調器 語言

  上傳時間： 2016-02-17

  上傳用戶：chenbhdt

• 基于VHDL語言的電機設計免費下載

  資源簡介：基于VHDL語言的電機設計，內含詳細的設計過程和具體的實驗現象。

  標簽： VHDL 語言 電機設計

  上傳時間： 2013-11-30

  上傳用戶：qazxsw

• 基于VHDL語言對6713DSK片上cpld的控制免費下載

  資源簡介：基于VHDL語言對6713DSK片上cpld的控制

  標簽： VHDL 6713 cpld DSK

  上傳時間： 2016-06-04

  上傳用戶：ljt101007

• 用VHDL語言仿真鬧鐘設計 用VHDL語言仿真鬧鐘設計免費下載

  資源簡介：用VHDL語言仿真鬧鐘設計 用VHDL語言仿真鬧鐘設計

  標簽： VHDL 語言 仿真 鬧鐘

  上傳時間： 2013-12-11

  上傳用戶：15071087253

• 用VHDL語言仿真音樂設計 用VHDL語言仿真音樂設計免費下載

  資源簡介：用VHDL語言仿真音樂設計 用VHDL語言仿真音樂設計

  標簽： VHDL 語言 仿真 音樂設計

  上傳時間： 2016-11-11

  上傳用戶：fandeshun

• 這是一個關于MATLAB實例的講解以及工具箱的使用,對初學者很有幫助.免費下載

  資源簡介：這是一個關于MATLAB實例的講解以及工具箱的使用,對初學者很有幫助.

  標簽： MATLAB 工具箱 初學者

  上傳時間： 2013-12-29

  上傳用戶：日光微瀾

• VHDL語言寫的基數分頻器免費下載

  資源簡介：VHDL語言寫的基數分頻器，多平臺，通過MODESIM仿真

  標簽： VHDL 語言 分頻器

  上傳時間： 2015-07-20

  上傳用戶：541657925

• 基于VHDL語言描述的一個分頻器免費下載

  資源簡介：基于VHDL語言描述的一個分頻器，根據端口值，可作為四分頻，八分頻等分頻器使用。

  標簽： VHDL 語言 分頻器

  上傳時間： 2013-12-31

  上傳用戶：集美慧

• 這是關于2分頻的VHDL實現和verilog hdl實現免費下載

  資源簡介：這是關于2分頻的VHDL實現和verilog hdl實現，都已經仿真驗證了其正確性，大家可以對比參考。

  標簽： verilog VHDL hdl 分頻

  上傳時間： 2014-10-27

  上傳用戶：lwwhust

• 基于VHDL語言的卷積碼編解碼器的設計免費下載

  資源簡介：本文在闡述卷積碼編解碼器基本工作原理的基礎上，提出了在MAX+PlusⅡ開發平臺上基于VHDL語言設計（2，1，6）卷積碼編解碼器的方法。

  標簽： VHDL 語言 卷積碼 編解碼器

  上傳時間： 2013-06-16

  上傳用戶：zfh920401

• 基于VHDL語言 智力搶答器的設計 本人的課程設計免費下載

  資源簡介：基于VHDL語言 智力搶答器的設計 本人的課程設計

  標簽： VHDL 語言 搶答器

  上傳時間： 2013-08-27

  上傳用戶：CHINA526

• 半整數分頻器電路的VHDL源程序免費下載

  資源簡介：半整數分頻器電路的VHDL源程序，供大家學習和討論。

  標簽： VHDL 整數 分頻器 電路

  上傳時間： 2013-12-24

  上傳用戶：gxf2016

• 基于VHDL語言的高精度頻率計的設計,已通過實驗測試免費下載

  資源簡介：基于VHDL語言的高精度頻率計的設計,已通過實驗測試

  標簽： VHDL 語言 實驗 測試

  上傳時間： 2015-05-24

  上傳用戶：zhangjinzj

• 基于VHDL語言的頻率計具有高速計頻免費下載

  資源簡介：基于VHDL語言的頻率計具有高速計頻，體積小的特點

  標簽： VHDL 語言 頻率計

  上傳時間： 2015-06-14

  上傳用戶：曹云鵬

• 任意N進制分頻器的標準VHDL代碼（原創）免費下載

  資源簡介：任意N進制分頻器的標準VHDL代碼（原創）

  標簽： VHDL N進制 分頻器 代碼

  上傳時間： 2013-12-25

  上傳用戶：洛木卓

• 基于VHDL語言的實用電梯控制器的設計 源程序經Xilinx公司的Foundation軟件仿真免費下載

  資源簡介：基于VHDL語言的實用電梯控制器的設計 源程序經Xilinx公司的Foundation軟件仿真

  標簽： Foundation Xilinx VHDL 語言

  上傳時間： 2013-12-20

  上傳用戶：gyq

• 基于VHDL語言的HDB3碼編譯碼器的設計 HDB3 碼的全稱是三階高密度雙極性碼免費下載

  資源簡介：基于VHDL語言的HDB3碼編譯碼器的設計 HDB3 碼的全稱是三階高密度雙極性碼，它是數字基帶傳輸中的一種重要碼型，具有頻譜中無直流分量、能量集中、提取位同步信息方便等優點。HDB3 碼是在AMI碼(極性交替轉換碼)的基礎上發展起來的，解決了AMI碼在連0碼過多時...

  標簽： HDB3 VHDL 語言 編譯碼器

  上傳時間： 2015-12-21

  上傳用戶：jeffery

• 基于VHDL語言的多種波形發生器設計源程序及仿真免費下載

  資源簡介：基于VHDL語言的多種波形發生器設計源程序及仿真

  標簽： VHDL 語言 波形發生器 仿真

  上傳時間： 2016-02-11

  上傳用戶：時代電子小智

• 基于VHDL語言的四狀態轉換指示燈設計免費下載

  資源簡介：基于VHDL語言的四狀態轉換指示燈設計，本人的作業，驗證過的，大家可以試試！

  標簽： VHDL 語言 狀態 指示燈

  上傳時間： 2016-02-14

  上傳用戶：gaojiao1999

• 課程設計基于VHDL數字電路的分析與設計免費下載

  資源簡介：課程設計基于VHDL數字電路的分析與設計

  標簽： VHDL 數字電路 分

  上傳時間： 2014-11-28

  上傳用戶：leehom61

• 基于VHDL語言 智力搶答器的設計 本人的課程設計免費下載

  資源簡介：基于VHDL語言 智力搶答器的設計 本人的課程設計

  標簽： VHDL 語言 搶答器

  上傳時間： 2014-01-24

  上傳用戶：1109003457

• 功能更加完善的基于VHDL的數字時鐘設計 有秒表免費下載

  資源簡介：功能更加完善的基于VHDL的數字時鐘設計 有秒表，時鐘，時期，鬧鐘的功能和整點報時，時間調整，日期調整，鬧鐘的設定 、、、、、、、 秒表有開始，暫停，清零等功能，且只有在暫停的情況下才能清零。

  標簽： VHDL 數字 時鐘設計

  上傳時間： 2013-12-19

  上傳用戶：aysyzxzm

• Moore型狀態機設計,基于VHDL.能夠根據微處理器的讀寫周期,分別對應存儲器輸出寫使能WE和讀使能OE信號.免費下載

  資源簡介：Moore型狀態機設計,基于VHDL.能夠根據微處理器的讀寫周期,分別對應存儲器輸出寫使能WE和讀使能OE信號.

  標簽： Moore VHDL 狀態 微處理器

  上傳時間： 2013-12-19

  上傳用戶：cjl42111

• 基于VHDL語言實現的I2C總線設計免費下載

  資源簡介：基于VHDL語言實現的I2C總線設計，可實際使用

  標簽： VHDL I2C 語言 總線設計

  上傳時間： 2014-01-17

  上傳用戶：13517191407

• 基于VHDL語言的低壓差分接口規范的實現免費下載

  資源簡介：基于VHDL語言的低壓差分接口規范的實現

  標簽： VHDL 語言 低壓差 分

  上傳時間： 2013-12-14

  上傳用戶：偷心的海盜

• 基于VHDL的8255A的設計與分析免費下載

  資源簡介：基于VHDL的8255A的設計與分析

  標簽： 8255A VHDL 設計與分析

  上傳時間： 2016-06-09

  上傳用戶：ve3344

• 基于VHDL語言的出租車計費系統設計免費下載

  資源簡介：基于VHDL語言的出租車計費系統設計，在muxplus上開發實現。實現基本的出租車記費器開發

  標簽： VHDL 語言 出租車 計費

  上傳時間： 2013-12-31

  上傳用戶：silenthink