功能更加完善的基于vhdl的數字時鐘設計 有秒表，時鐘，時期，鬧鐘的功能和整點報時，時間調整，日期調整，鬧鐘的設定 、、、、、、、 秒表有開始，暫停，清零等功能，且只有在暫停的情況下才能清零。
資源簡介：功能更加完善的基于vhdl的數字時鐘設計 有秒表，時鐘，時期，鬧鐘的功能和整點報時，時間調整，日期調整，鬧鐘的設定 、、、、、、、 秒表有開始，暫停，清零等功能，且只有在暫停的情況下才能清零。
上傳時間： 2013-12-19
上傳用戶：aysyzxzm
資源簡介：個人設計的基于vhdl的數字電子日歷 在MAX+PLUSH軟件平臺上編譯、仿真，最后將目標文件下載到CPLD中，經在實驗裝置上連線驗證成功
上傳時間： 2013-12-26
上傳用戶：manking0408
資源簡介：基于數字電子的數字時鐘設計,有鬧鐘功能? ?
上傳時間： 2022-07-19
上傳用戶：
資源簡介：非常實用的基于vhdl的移位寄存器實驗，適合感興趣的學習者學習，可以提高自己的能力，大家可以多交流哈
上傳時間： 2022-05-10
上傳用戶：
資源簡介：非常實用的基于vhdl的寄存器實驗，適合感興趣的學習者學習，可以提高自己的能力，大家可以多交流哈
上傳時間： 2022-05-10
上傳用戶：1208020161
資源簡介：關于基數分頻技巧設計,基于vhdl語言,對實際設計有幫助
上傳時間： 2017-06-13
上傳用戶：1051290259
資源簡介：基于vhdl的數字鐘 有鬧鐘,秒表,時鐘,日期等功能 秒表可以開始,暫停,清零, 時鐘可以設置時間, 還可以設置日期
上傳時間： 2013-12-20
上傳用戶：541657925
資源簡介：原創,基于vhdl的數字鐘代碼(各功能模塊請自己完成)
上傳時間： 2013-12-27
上傳用戶：xlcky
資源簡介：基于vhdl的數字鬧鐘的設計。可實現計時、鬧鐘、調節時間功能。可以在FPGA上實現。
上傳時間： 2014-08-07
上傳用戶：qwe1234
資源簡介：基于vhdl的數字時鐘；24制，帶有定時，鬧鐘等功能。
上傳時間： 2014-01-14
上傳用戶：Yukiseop
資源簡介：基于vhdl的簡易數字頻率計，具體功能不清楚請大家驗證！
上傳時間： 2014-11-30
上傳用戶：6546544
資源簡介：用vhdl編寫的基于fpga的數字頻率計程序算法
上傳時間： 2013-09-07
上傳用戶：chfanjiang
資源簡介：用vhdl編寫的基于fpga的數字頻率計程序算法
上傳時間： 2015-05-03
上傳用戶：ruixue198909
資源簡介：比較好的技術文章《基于vhdl的全數字鎖相環的設計》有關鍵部分的源代碼。
上傳時間： 2013-12-24
上傳用戶：362279997
資源簡介：基于vhdl的全數字鎖相環的設計 有關鍵部分的源代碼 hehe !
上傳時間： 2015-12-18
上傳用戶：hgy9473
資源簡介：基于vhdl的多功能函數信號發生器的設計，能實現三角波、方波、正弦波。
上傳時間： 2013-12-26
上傳用戶：lgnf
資源簡介：基于vhdl的數字競賽搶答器的設計及其仿真
上傳時間： 2017-05-10
上傳用戶：1109003457
資源簡介：基于vhdl 的數字頻率計的設計源程序及工程文件，已在實驗箱上實現
上傳時間： 2014-01-23
上傳用戶：moerwang
資源簡介：基于vhdl的數字鐘完整工程文件，已在實驗箱上實現
上傳時間： 2017-09-13
上傳用戶：yiwen213
資源簡介：該文檔為基于vhdl語言的數字時鐘設計說明書簡介資料，講解的還不錯，感興趣的可以下載看看…………………………
上傳時間： 2021-10-20
上傳用戶：
資源簡介：基于單片機的多功能數字時鐘設計這是一份非常不錯的資料，歡迎下載，希望對您有幫助！
上傳時間： 2021-12-06
上傳用戶：
資源簡介：功能齊全的基于單片機的數字時鐘設計這是一份非常不錯的資料，歡迎下載，希望對您有幫助！
上傳時間： 2022-03-01
上傳用戶：fliang
資源簡介：基于vhdl的電子鐘，具有清零和重置功能，在一個程序中實現所有功能
上傳時間： 2016-03-24
上傳用戶：1051290259
資源簡介：基于vhdl的分頻器設計，分頻器在數字系統設計中應用頻繁
上傳時間： 2017-03-31
上傳用戶：腳趾頭
資源簡介：數控分頻器的輸出信號頻率為輸入數據的函數。用傳統的方法設計,其設計過程和電路都比較復雜,且設計成 果的可修改性和可移植性都較差。基于vhdl 的數控分頻器設計,整個過程簡單、快捷,極易修改,可移植性強。他可利用 并行預置數的加法計數器和減法計數器實現...
上傳時間： 2014-11-29
上傳用戶：1051290259
資源簡介：基于vhdl的數字鐘，可以清零，置數，鬧鐘功能
上傳時間： 2017-07-26
上傳用戶：781502119
資源簡介：用vhdl語言實現的基于FPGA的交換機設計
上傳時間： 2013-04-24
上傳用戶：歸海惜雪
資源簡介：基于Altera的FPGA開發的基于FPGA的AD轉換功能，完全通過驗證。
上傳時間： 2013-08-14
上傳用戶：zhf01y
資源簡介：介紹基于vhdl的微型打印機控制器的設計。論述了微型打印機的基本原理，以及實現控制器的vhdl語言設計。打印機的數據來自系統中的存儲模塊，根據需要控制打印。該微型打印機控制器可取代傳統的微型打印機,且抗干擾性好,可靠性高，具有較強的移植性，稍加改動就...
上傳時間： 2013-11-03
上傳用戶：dudu1210004
資源簡介： 基于vhdl的FPGA和Nios II 實例精煉【作者：劉福奇；出版社：北京航空航天大學出版社】（本書優酷視頻地址：http://www.youku.com/playlist_show/id_5882081.html） 內容簡介：本書分為4個部分：Quartus Ⅱ軟件的基本操作、vhdl語法介紹、FPGA設計實...
上傳時間： 2014-07-10
上傳用戶：米米陽123
