相 關(guān) 資 源

• 產(chǎn)生VGA彩條信號(Verilog 語言）免費(fèi)下載

  資源簡介：產(chǎn)生VGA彩條信號(Verilog 語言）

  標(biāo)簽： Verilog VGA 信號 語言

  上傳時間： 2013-12-18

  上傳用戶：daguda

• 基于fpga和sopc的用VHDL語言編寫的EDA的VGA彩條信號顯示控制器免費(fèi)下載

  資源簡介：基于fpga和sopc的用VHDL語言編寫的EDA的VGA彩條信號顯示控制器

  標(biāo)簽： fpga VHDL sopc EDA

  上傳時間： 2013-12-21

  上傳用戶：13188549192

• 一個VHDL產(chǎn)生的VGA彩條信號程序免費(fèi)下載

  資源簡介：一個VHDL產(chǎn)生的VGA彩條信號程序，希望可以對你有幫助！

  標(biāo)簽： VHDL VGA 信號 程序

  上傳時間： 2016-05-31

  上傳用戶：獨(dú)孤求源

• 自己編的VGA彩條信號發(fā)生器Verilog ise環(huán)境免費(fèi)下載

  資源簡介：自己編的VGA彩條信號發(fā)生器Verilog ise環(huán)境

  標(biāo)簽： Verilog VGA ise 信號發(fā)生器

  上傳時間： 2016-11-19

  上傳用戶：璇珠官人

• 設(shè)計并調(diào)試好一個VGA彩條信號發(fā)生器免費(fèi)下載

  資源簡介：設(shè)計并調(diào)試好一個VGA彩條信號發(fā)生器，并用EDA實(shí)驗開發(fā)系統(tǒng)（擬采用的實(shí)驗芯片的型號可選Altera的MAX7000系列的 EPM7128 CPLD ，F(xiàn)LEX10K系列的EPF10K10LC84-3 FPGA， ACEX1K系列的 EP1K30 FPGA，Xinlinx 的XC9500系列的XC95108 CPLD，Lattice的ispLSI1000系列...

  標(biāo)簽： VGA 調(diào)試 信號發(fā)生器

  上傳時間： 2016-12-27

  上傳用戶：manking0408

• 在VGA顯示器上顯示8色豎彩條,使用Verilog語言編寫免費(fèi)下載

  資源簡介：在VGA顯示器上顯示8色豎彩條,使用Verilog語言編寫，quartusII編譯成功

  標(biāo)簽： Verilog VGA 顯示器 語言

  上傳時間： 2014-01-01

  上傳用戶：腳趾頭

• 電視信號發(fā)生器可以產(chǎn)生滾動彩條信號免費(fèi)下載

  資源簡介：電視信號發(fā)生器可以產(chǎn)生滾動彩條信號，黑白豎條，棋盤信號，細(xì)彩條等，包內(nèi)含KEIL的工程文件原理圖PCB圖

  標(biāo)簽： 電視信號發(fā)生器 信號

  上傳時間： 2013-12-18

  上傳用戶：sz_hjbf

• 用Verilog hdl實(shí)現(xiàn)的VGA顯示彩條信號免費(fèi)下載

  資源簡介：用Verilog hdl實(shí)現(xiàn)的VGA顯示彩條信號，其中包括VGA時序、豎彩條、橫彩條、棋盤格

  標(biāo)簽： Verilog hdl VGA 信號

  上傳時間： 2016-06-29

  上傳用戶：yangbo69

• 彩條信號發(fā)生器使用說明 使用模塊有：VGA接口、脈沖沿模塊、時鐘源模塊。 使用步驟： 1. 打開電源+5V 2. 信號連接免費(fèi)下載

  資源簡介：彩條信號發(fā)生器使用說明 使用模塊有：VGA接口、脈沖沿模塊、時鐘源模塊。 使用步驟： 1. 打開電源+5V 2. 信號連接，按下表將1K30信號與實(shí)際模塊連接好。 3. 1K30板連接好并口線，并將程序加載。 4. 將彩色顯示器的線與VGA接口連接好。 5. 彩條信號就...

  標(biāo)簽： 模塊 VGA 信號發(fā)生器 使用說明

  上傳時間： 2013-12-18

  上傳用戶：JasonC

• 基于FPGA的VGA時序彩條信號實(shí)現(xiàn)方法及其應(yīng)用免費(fèi)下載

  資源簡介：基于FPGA的VGA時序彩條信號實(shí)現(xiàn)方法及其應(yīng)用

  標(biāo)簽： FPGA VGA 時序 信號

  上傳時間： 2013-12-05

  上傳用戶：semi1981

• 彩條信號顯示的VHDL源程序免費(fèi)下載

  資源簡介：彩條信號顯示的VHDL源程序，了解VGA現(xiàn)實(shí)原理，理解各個VGA控制信號的作用。

  標(biāo)簽： VHDL 信號 源程序

  上傳時間： 2014-12-06

  上傳用戶：waizhang

• 基于FPGA的VGA彩條顯示程序免費(fèi)下載

  資源簡介：基于FPGA的VGA彩條顯示程序，共開發(fā)VGA的朋友參考。沒有采用DA，因此只有8中顏色（輸出直接連到VGA的RGB）。其中行、場同步部分用計數(shù)器完成。程序用VHDL編寫。

  標(biāo)簽： FPGA VGA 顯示程序

  上傳時間： 2014-02-18

  上傳用戶：yan2267246

• 用單片機(jī)實(shí)現(xiàn)彩條信號發(fā)生器免費(fèi)下載

  資源簡介：用單片機(jī)實(shí)現(xiàn)彩條信號發(fā)生器 ，實(shí)現(xiàn)紅綠藍(lán)場信號 ， 并有動畫 、漸變、 循環(huán)等效果 。這是我畢業(yè)設(shè)計成果，忍痛割愛 同大家一起分享 用MEDWIN開發(fā)的

  標(biāo)簽： 用單片機(jī) 信號發(fā)生器

  上傳時間： 2014-01-13

  上傳用戶：kelimu

• 8051的內(nèi)核代碼（Verilog語言）免費(fèi)下載

  資源簡介：8051的內(nèi)核代碼（Verilog語言），大家共享

  標(biāo)簽： Verilog 8051 內(nèi)核 代碼

  上傳時間： 2014-01-22

  上傳用戶：從此走出陰霾

• VIP專區(qū)-嵌入式/單片機(jī)編程源碼精選合集系列（84）免費(fèi)下載

  資源簡介：掃描力顯微術(shù)

  標(biāo)簽： 顯微

  上傳時間： 2013-04-15

  上傳用戶：eeworm

• 實(shí)現(xiàn)音樂播放的FPGA的實(shí)驗源碼（Verilog語言）免費(fèi)下載

  資源簡介：這是一個FPGA的實(shí)驗源碼，可以實(shí)現(xiàn)對一段音樂的播放。用Verilog語言編寫的，對初學(xué)者會有一定的幫助。

  標(biāo)簽： Verilog FPGA 音樂播放 實(shí)驗

  上傳時間： 2013-09-01

  上傳用戶：13215175592

• 該項目在VGA顯示器上顯示8色豎彩條,使用的是Verilog HDL語言編寫免費(fèi)下載

  資源簡介：該項目在VGA顯示器上顯示8色豎彩條,使用的是Verilog HDL語言編寫，言簡意賅，一目了然

  標(biāo)簽： Verilog VGA HDL 項目

  上傳時間： 2017-09-09

  上傳用戶：refent

• 使用vhdl語言在altera公司的up3板上產(chǎn)生VGA信號免費(fèi)下載

  資源簡介：使用vhdl語言在altera公司的up3板上產(chǎn)生VGA信號，里面有詳細(xì)的解析和說明，是一個很好的教程。

  標(biāo)簽： altera vhdl up3 VGA

  上傳時間： 2013-12-08

  上傳用戶：yuanyuan123

• 使用vhdl語言在altera公司的up3板上產(chǎn)生VGA信號免費(fèi)下載

  資源簡介：使用vhdl語言在altera公司的up3板上產(chǎn)生VGA信號，里面有詳細(xì)的解析和說明，是一個很好的教程。和上一個文件razzle差不多，但是產(chǎn)生的效果不一樣。

  標(biāo)簽： altera vhdl up3 VGA

  上傳時間： 2014-01-17

  上傳用戶：csgcd001

• 產(chǎn)生sinx＋cosx波形 用于正交調(diào)制得測試信號 一次輸出正交和同相分量 Verilog語言免費(fèi)下載

  資源簡介：產(chǎn)生sinx＋cosx波形 用于正交調(diào)制得測試信號 一次輸出正交和同相分量 Verilog語言

  標(biāo)簽： Verilog sinx cosx 波形

  上傳時間： 2014-01-15

  上傳用戶：笨小孩

• VGA顯示的例子（VHDL語言）免費(fèi)下載

  資源簡介：VGA顯示的例子（VHDL語言），實(shí)現(xiàn)彩條顯示，按鍵reset實(shí)現(xiàn)切換功能。

  標(biāo)簽： VHDL VGA 語言

  上傳時間： 2013-12-12

  上傳用戶：釣鰲牧馬

• 該項目在VGA顯示器上顯示8色豎彩條。使用VerilogHDL語言編寫免費(fèi)下載

  資源簡介：該項目在VGA顯示器上顯示8色豎彩條。使用VerilogHDL語言編寫，在Altera公司的QuartusII開發(fā)環(huán)境下驗證通過。

  標(biāo)簽： VerilogHDL VGA 項目 顯示器

  上傳時間： 2013-12-30

  上傳用戶：杜瑩12345

• Verilog 語言去產(chǎn)生可以調(diào)節(jié)占空比的pwm波形 去控制信號管的開通和關(guān)斷免費(fèi)下載

  資源簡介：Verilog 語言去產(chǎn)生可以調(diào)節(jié)占空比的pwm波形 去控制信號管的開通和關(guān)斷

  標(biāo)簽： Verilog pwm 語言 波形

  上傳時間： 2017-03-24

  上傳用戶：athjac

• 用Verilog語言實(shí)現(xiàn)信號發(fā)生器免費(fèi)下載

  資源簡介：用Verilog語言實(shí)現(xiàn)信號發(fā)生器，包括AM，F(xiàn)M,PM，ASK,PSK,FSK調(diào)制。

  標(biāo)簽： Verilog 語言 信號發(fā)生器

  上傳時間： 2013-12-09

  上傳用戶：獨(dú)孤求源

• 產(chǎn)生一個頻移鍵控信號（FSK）免費(fèi)下載

  資源簡介：產(chǎn)生一個頻移鍵控信號（FSK），該產(chǎn)生的信號可供復(fù)數(shù)解析用，頻率歸一化

  標(biāo)簽： FSK 頻移鍵控 信號

  上傳時間： 2014-01-11

  上傳用戶：z1191176801

• 產(chǎn)生一個正交相位調(diào)制信號（QPSK）免費(fèi)下載

  資源簡介：產(chǎn)生一個正交相位調(diào)制信號（QPSK），該信號可供復(fù)數(shù)解析，調(diào)制相位為（0，pi/2,pi,3*pi/2）

  標(biāo)簽： QPSK 正 信號 相位調(diào)制

  上傳時間： 2015-09-18

  上傳用戶：rocketrevenge

• Verilog語言編寫的FPGA代碼。功能為pc機(jī)通過epp不斷寫數(shù)到sram中免費(fèi)下載

  資源簡介：Verilog語言編寫的FPGA代碼。功能為pc機(jī)通過epp不斷寫數(shù)到sram中，然后pc發(fā)送中斷信號打斷寫過程讀取sram中的數(shù)據(jù)。rar包中包含epp協(xié)議，模塊文件和測試文件（test）。

  標(biāo)簽： Verilog FPGA sram epp

  上傳時間： 2013-12-17

  上傳用戶：1966640071

• can控制器的Verilog語言實(shí)現(xiàn) （還要更多的說明語言了嗎？我不知道該寫什么了）免費(fèi)下載

  資源簡介：can控制器的Verilog語言實(shí)現(xiàn) （還要更多的說明語言了嗎？我不知道該寫什么了）

  標(biāo)簽： Verilog can 語言 控制器

  上傳時間： 2014-01-04

  上傳用戶：Breathe0125

• 基于FPGA的VGA顯示器彩條發(fā)生器 是必備的VGA原碼控制免費(fèi)下載

  資源簡介：基于FPGA的VGA顯示器彩條發(fā)生器 是必備的VGA原碼控制

  標(biāo)簽： VGA FPGA 顯示器 發(fā)生器

  上傳時間： 2013-12-18

  上傳用戶：zhyiroy

• 采用CPLD實(shí)現(xiàn)串口通信（Verilog硬件描述語言）免費(fèi)下載

  資源簡介：采用CPLD實(shí)現(xiàn)串口通信（Verilog硬件描述語言）

  標(biāo)簽： Verilog CPLD 串口通信 硬件描述語言

  上傳時間： 2013-12-23

  上傳用戶：ljt101007