產生VGA彩條信號(Verilog 語言)
資源簡介:產生VGA彩條信號(Verilog 語言)
上傳時間: 2013-12-18
上傳用戶:daguda
資源簡介:基于fpga和sopc的用VHDL語言編寫的EDA的VGA彩條信號顯示控制器
上傳時間: 2013-12-21
上傳用戶:13188549192
資源簡介:一個VHDL產生的VGA彩條信號程序,希望可以對你有幫助!
上傳時間: 2016-05-31
上傳用戶:獨孤求源
資源簡介:自己編的VGA彩條信號發生器Verilog ise環境
上傳時間: 2016-11-19
上傳用戶:璇珠官人
資源簡介:設計并調試好一個VGA彩條信號發生器,并用EDA實驗開發系統(擬采用的實驗芯片的型號可選Altera的MAX7000系列的 EPM7128 CPLD ,FLEX10K系列的EPF10K10LC84-3 FPGA, ACEX1K系列的 EP1K30 FPGA,Xinlinx 的XC9500系列的XC95108 CPLD,Lattice的ispLSI1000系列...
上傳時間: 2016-12-27
上傳用戶:manking0408
資源簡介:在VGA顯示器上顯示8色豎彩條,使用Verilog語言編寫,quartusII編譯成功
上傳時間: 2014-01-01
上傳用戶:腳趾頭
資源簡介:電視信號發生器可以產生滾動彩條信號,黑白豎條,棋盤信號,細彩條等,包內含KEIL的工程文件原理圖PCB圖
上傳時間: 2013-12-18
上傳用戶:sz_hjbf
資源簡介:用Verilog hdl實現的VGA顯示彩條信號,其中包括VGA時序、豎彩條、橫彩條、棋盤格
上傳時間: 2016-06-29
上傳用戶:yangbo69
資源簡介:彩條信號發生器使用說明 使用模塊有:VGA接口、脈沖沿模塊、時鐘源模塊。 使用步驟: 1. 打開電源+5V 2. 信號連接,按下表將1K30信號與實際模塊連接好。 3. 1K30板連接好并口線,并將程序加載。 4. 將彩色顯示器的線與VGA接口連接好。 5. 彩條信號就...
上傳時間: 2013-12-18
上傳用戶:JasonC
資源簡介:基于FPGA的VGA時序彩條信號實現方法及其應用
上傳時間: 2013-12-05
上傳用戶:semi1981
資源簡介:彩條信號顯示的VHDL源程序,了解VGA現實原理,理解各個VGA控制信號的作用。
上傳時間: 2014-12-06
上傳用戶:waizhang
資源簡介:基于FPGA的VGA彩條顯示程序,共開發VGA的朋友參考。沒有采用DA,因此只有8中顏色(輸出直接連到VGA的RGB)。其中行、場同步部分用計數器完成。程序用VHDL編寫。
上傳時間: 2014-02-18
上傳用戶:yan2267246
資源簡介:用單片機實現彩條信號發生器 ,實現紅綠藍場信號 , 并有動畫 、漸變、 循環等效果 。這是我畢業設計成果,忍痛割愛 同大家一起分享 用MEDWIN開發的
上傳時間: 2014-01-13
上傳用戶:kelimu
資源簡介:8051的內核代碼(Verilog語言),大家共享
上傳時間: 2014-01-22
上傳用戶:從此走出陰霾
資源簡介:掃描力顯微術
上傳時間: 2013-04-15
上傳用戶:eeworm
資源簡介:這是一個FPGA的實驗源碼,可以實現對一段音樂的播放。用Verilog語言編寫的,對初學者會有一定的幫助。
上傳時間: 2013-09-01
上傳用戶:13215175592
資源簡介:該項目在VGA顯示器上顯示8色豎彩條,使用的是Verilog HDL語言編寫,言簡意賅,一目了然
上傳時間: 2017-09-09
上傳用戶:refent
資源簡介:使用vhdl語言在altera公司的up3板上產生VGA信號,里面有詳細的解析和說明,是一個很好的教程。
上傳時間: 2013-12-08
上傳用戶:yuanyuan123
資源簡介:使用vhdl語言在altera公司的up3板上產生VGA信號,里面有詳細的解析和說明,是一個很好的教程。和上一個文件razzle差不多,但是產生的效果不一樣。
上傳時間: 2014-01-17
上傳用戶:csgcd001
資源簡介:產生sinx+cosx波形 用于正交調制得測試信號 一次輸出正交和同相分量 Verilog語言
上傳時間: 2014-01-15
上傳用戶:笨小孩
資源簡介:VGA顯示的例子(VHDL語言),實現彩條顯示,按鍵reset實現切換功能。
上傳時間: 2013-12-12
上傳用戶:釣鰲牧馬
資源簡介:該項目在VGA顯示器上顯示8色豎彩條。使用VerilogHDL語言編寫,在Altera公司的QuartusII開發環境下驗證通過。
上傳時間: 2013-12-30
上傳用戶:杜瑩12345
資源簡介:Verilog 語言去產生可以調節占空比的pwm波形 去控制信號管的開通和關斷
上傳時間: 2017-03-24
上傳用戶:athjac
資源簡介:用Verilog語言實現信號發生器,包括AM,FM,PM,ASK,PSK,FSK調制。
上傳時間: 2013-12-09
上傳用戶:獨孤求源
資源簡介:產生一個頻移鍵控信號(FSK),該產生的信號可供復數解析用,頻率歸一化
上傳時間: 2014-01-11
上傳用戶:z1191176801
資源簡介:產生一個正交相位調制信號(QPSK),該信號可供復數解析,調制相位為(0,pi/2,pi,3*pi/2)
上傳時間: 2015-09-18
上傳用戶:rocketrevenge
資源簡介:Verilog語言編寫的FPGA代碼。功能為pc機通過epp不斷寫數到sram中,然后pc發送中斷信號打斷寫過程讀取sram中的數據。rar包中包含epp協議,模塊文件和測試文件(test)。
上傳時間: 2013-12-17
上傳用戶:1966640071
資源簡介:can控制器的Verilog語言實現 (還要更多的說明語言了嗎?我不知道該寫什么了)
上傳時間: 2014-01-04
上傳用戶:Breathe0125
資源簡介:基于FPGA的VGA顯示器彩條發生器 是必備的VGA原碼控制
上傳時間: 2013-12-18
上傳用戶:zhyiroy
資源簡介:采用CPLD實現串口通信(Verilog硬件描述語言)
上傳時間: 2013-12-23
上傳用戶:ljt101007