相 關 資 源

• decoder3_8實現了FPGA或CPLD 實現3-8譯碼器的功能免費下載

  資源簡介：decoder3_8實現了FPGA或CPLD 實現3-8譯碼器的功能

  標簽： decoder FPGA CPLD 譯碼器

  上傳時間： 2014-01-07

  上傳用戶：x4587

• 1、本程序模仿3/8譯碼器的功能 2、由撥碼開關輸入免費下載

  資源簡介：1、本程序模仿3/8譯碼器的功能 2、由撥碼開關輸入，led輸出。

  標簽： 程序 模 撥碼開關 譯碼器

  上傳時間： 2015-09-09

  上傳用戶：caixiaoxu26

• 這是老師給的3—8譯碼器的源程序免費下載

  資源簡介：這是老師給的3—8譯碼器的源程序，自己剛才調試過了，真的成功了，哈哈……，有需要就看看吧

  標簽： 譯碼器 源程序

  上傳時間： 2014-07-26

  上傳用戶：星仔

• 3-8譯碼器的仿真實驗。本實驗選用的仿真開發軟件是MAX+plus II Version 9.3免費下載

  資源簡介：3-8譯碼器的仿真實驗。本實驗選用的仿真開發軟件是MAX+plus II Version 9.3，原理圖源文件保存在MyProject目錄中，為138decoder.gdf，另有我寫的實驗報告，呵呵，適合仿真入門

  標簽： Version plus MAX 9.3

  上傳時間： 2016-12-14

  上傳用戶：米卡

• 采用CASE語句設計3-8譯碼器的示例程序免費下載

  資源簡介：采用CASE語句設計3-8譯碼器的示例程序

  標簽： CASE 譯碼器 程序

  上傳時間： 2013-12-23

  上傳用戶：Late_Li

• 用VERILOG語言實現了常用3-8譯碼器.免費下載

  資源簡介：用VERILOG語言實現了常用3-8譯碼器.

  標簽： VERILOG 語言 譯碼器

  上傳時間： 2014-01-19

  上傳用戶：xg262122

• 這是一個用c51做的數字鐘源代碼,實現了時間設置,鬧鈴設置等一系列鐘表的功能,并付上了硬件原理圖,供大家學習和參考,我的qq:9577287免費下載

  資源簡介：這是一個用c51做的數字鐘源代碼,實現了時間設置,鬧鈴設置等一系列鐘表的功能,并付上了硬件原理圖,供大家學習和參考,我的qq:9577287

  標簽： 9577287 c51 qq 數字

  上傳時間： 2015-04-30

  上傳用戶：rishian

• 本文件是利用verilog實現的3-8譯碼器免費下載

  資源簡介：本文件是利用verilog實現的3-8譯碼器

  標簽： verilog 譯碼器

  上傳時間： 2013-12-16

  上傳用戶：ecooo

• 3-8譯碼器地簡單實現免費下載

  資源簡介：3-8譯碼器地簡單實現，采用QUARTUSii5.0環境編譯

  標簽： 譯碼器

  上傳時間： 2016-09-30

  上傳用戶：rishian

• 本程序主要實現了動態獲取多個共享ACCESS數據庫數據的功能免費下載

  資源簡介：本程序主要實現了動態獲取多個共享ACCESS數據庫數據的功能，采用控件數組的方式，動態創建TADOConnection，然后建立連接。查詢時遍歷所有的TADOConnection。

  標簽： ACCESS 程序 動態 數據庫

  上傳時間： 2014-01-04

  上傳用戶：四只眼

• 按鍵掃描 51單片機加8279 8279通過74LS 138譯碼器擴展4×4鍵盤、6位顯示器。 由3-8譯碼器對SL0～SL2譯出鍵掃描線免費下載

  資源簡介：按鍵掃描 51單片機加8279 8279通過74LS 138譯碼器擴展4×4鍵盤、6位顯示器。 由3-8譯碼器對SL0～SL2譯出鍵掃描線，由另一3-8譯碼器譯出顯示器的位掃描線，并采用了編碼掃描方式。 為了防止出現重鍵現象，掃描輸出線高位SL3不參加鍵掃描譯碼。CPU對8279的監...

  標簽： 8279 138 SL0 SL2

  上傳時間： 2014-01-25

  上傳用戶：skfreeman

• vhdl的3-8譯碼器免費下載

  資源簡介：vhdl的3-8譯碼器

  標簽： vhdl 譯碼器

  上傳時間： 2014-01-03

  上傳用戶：llandlu

• 條屏控制器的CPLD編程,主要完成移位寄存器、編碼器和譯碼器的功能免費下載

  資源簡介：條屏控制器的CPLD編程,主要完成移位寄存器、編碼器和譯碼器的功能

  標簽： CPLD 控制器 編程 移位寄存器

  上傳時間： 2015-05-12

  上傳用戶：hopy

• 3-8譯碼器,BCD碼轉換10進制,計數器免費下載

  資源簡介：3-8譯碼器,BCD碼轉換10進制,計數器

  標簽： BCD 譯碼器 計數器 轉換

  上傳時間： 2014-08-12

  上傳用戶：Andy123456

• 3-8譯碼器學校課程設計上載以大家共享免費下載

  資源簡介：3-8譯碼器學校課程設計上載以大家共享，如有不足請多指教

  標簽： 譯碼器 家

  上傳時間： 2013-11-28

  上傳用戶：csgcd001

• 用VHDL設計的3-8譯碼器免費下載

  資源簡介：用VHDL設計的3-8譯碼器，精簡~！

  標簽： VHDL 譯碼器

  上傳時間： 2014-01-27

  上傳用戶：chens000

• 譯碼器的邏輯功能是將已賦予特定含義的一組二進制輸入代碼的原意"翻譯"出來,變成對應的輸出高低電平信號.該程序為3-8譯碼器.基于VHDL,其開發環境是MAXPLUS2.免費下載

  資源簡介：譯碼器的邏輯功能是將已賦予特定含義的一組二進制輸入代碼的原意"翻譯"出來,變成對應的輸出高低電平信號.該程序為3-8譯碼器.基于VHDL,其開發環境是MAXPLUS2.

  標簽： MAXPLUS VHDL 譯碼器 二進制

  上傳時間： 2013-12-23

  上傳用戶：lepoke

• 基于FPGA自適應高速RS編譯碼器的IP核設計免費下載

  資源簡介：基于FPGA自適應高速RS編譯碼器的IP核設計

  標簽： FPGA 高速RS編譯碼器 IP核

  上傳時間： 2016-05-10

  上傳用戶：asdkin

• max-plus2 編寫的3-8譯碼器免費下載

  資源簡介：max-plus2 編寫的3-8譯碼器

  標簽： max-plus 編寫 譯碼器

  上傳時間： 2016-05-17

  上傳用戶：小眼睛LSL

• 利用CASE語句的3-8譯碼器,3個為數據輸入,3個為控制端,分別為S1,S2,S3,輸出數據為八位免費下載

  資源簡介：利用CASE語句的3-8譯碼器,3個為數據輸入,3個為控制端,分別為S1,S2,S3,輸出數據為八位

  標簽： CASE 譯碼器 數據 控制

  上傳時間： 2017-01-23

  上傳用戶：lwwhust

• 3-8譯碼器和8-3BCD七段顯示譯碼器免費下載

  資源簡介：3-8譯碼器和8-3BCD七段顯示譯碼器

  標簽： BCD 譯碼器 顯示譯碼器

  上傳時間： 2013-12-24

  上傳用戶：xhz1993

• 3-8譯碼器設計 4選1數據選擇器設計 4位比較器設計 七人表決器設計 計數器設計 交通燈信號控制器設計免費下載

  資源簡介：3-8譯碼器設計 4選1數據選擇器設計 4位比較器設計 七人表決器設計 計數器設計 交通燈信號控制器設計

  標簽： 譯碼器 數據選擇器 交通燈 信號

  上傳時間： 2017-08-13

  上傳用戶：Thuan

• 3-8譯碼器74HC138芯片手冊免費下載

  資源簡介：3-8譯碼器74HC138芯片手冊，有需要的可以參考！

  標簽： 譯碼器 74hc138

  上傳時間： 2022-03-31

  上傳用戶：qdxqdxqdxqdx

• 在FPGA或CPLD上實現的一中非常實用的倍頻電路免費下載

  資源簡介：在FPGA或CPLD上實現的一中非常實用的倍頻電路，只要輸入頻率高，精度就很高

  標簽： FPGA CPLD 倍頻電路

  上傳時間： 2014-08-30

  上傳用戶：jkhjkh1982

• 　　本文提出了加快發展之路 　　從理論設計,通過Matlab / Simulink環境 　　在定點算法對其行為模擬的 　　在FPGA或定制實現硅片。這個了 　　實現了netlist移植的Sim免費下載

  資源簡介：　　本文提出了加快發展之路 　　從理論設計,通過Matlab / Simulink環境 　　在定點算法對其行為模擬的 　　在FPGA或定制實現硅片。這個了 　　實現了netlist移植的Simulink系統 　　描述成的硬件描述語言[VHDL]。在這個例子中,這個 　　Simulink-to-VH...

  標簽： Simulink netlist Matlab FPGA

  上傳時間： 2017-03-09

  上傳用戶：duoshen1989

• 采用Verilog語言,實現了FPGA控制視頻芯片的數據采集,并將數據按幀存儲起來免費下載

  資源簡介：采用Verilog語言,實現了FPGA控制視頻芯片的數據采集,并將數據按幀存儲起來

  標簽： Verilog FPGA 語言 控制

  上傳時間： 2013-09-01

  上傳用戶：喵米米米

• （2，1，9）軟判決Viterbi譯碼器的設計與FPGA實現免費下載

  資源簡介：卷積碼是無線通信系統中廣泛使用的一種信道編碼方式。Viterbi譯碼算法是一種卷積碼的最大似然譯碼算法，它具有譯碼效率高、速度快等特點，被認為是卷積碼的最佳譯碼算法。本文的主要內容是在FPGA上實現約束長度為9，碼率為1/2，采用軟判決方式的Viterbi譯碼器...

  標簽： Viterbi FPGA 軟判決 譯碼器

  上傳時間： 2013-07-23

  上傳用戶：葉山豪

• 描述了用CoolRunner CPLD實現mp3 player的一種方法免費下載

  資源簡介：描述了用CoolRunner CPLD實現mp3 player的一種方法，值得學習

  標簽： CoolRunner player CPLD mp3

  上傳時間： 2013-08-28

  上傳用戶：chenhr

• 采用Verilog語言,實現了FPGA控制視頻芯片的數據采集,并將數據按幀存儲起來免費下載

  資源簡介：采用Verilog語言,實現了FPGA控制視頻芯片的數據采集,并將數據按幀存儲起來

  標簽： Verilog FPGA 語言 控制

  上傳時間： 2013-12-25

  上傳用戶：小鵬

• 三篇關于Viterbi FPGA編譯碼器的優化設計文檔： 1、Viterbi譯碼器的FPGA設計實現與優化.pdf 2、Viterbi譯碼器的低功耗設計.pdf 3、基于FPGA的高速并行Vit免費下載

  資源簡介：三篇關于Viterbi FPGA編譯碼器的優化設計文檔： 1、Viterbi譯碼器的FPGA設計實現與優化.pdf 2、Viterbi譯碼器的低功耗設計.pdf 3、基于FPGA的高速并行Viterbi譯碼器的設計與實現.pdf

  標簽： Viterbi FPGA Vit

  上傳時間： 2013-11-27

  上傳用戶：邶刖