相 關 資 源

• 3-8譯碼器地簡單實現免費下載

  資源簡介：3-8譯碼器地簡單實現，采用QUARTUSii5.0環境編譯

  標簽： 譯碼器

  上傳時間： 2016-09-30

  上傳用戶：rishian

• 用VERILOG語言實現了常用3-8譯碼器.免費下載

  資源簡介：用VERILOG語言實現了常用3-8譯碼器.

  標簽： VERILOG 語言 譯碼器

  上傳時間： 2014-01-19

  上傳用戶：xg262122

• 本文件是利用verilog實現的3-8譯碼器免費下載

  資源簡介：本文件是利用verilog實現的3-8譯碼器

  標簽： verilog 譯碼器

  上傳時間： 2013-12-16

  上傳用戶：ecooo

• decoder3_8實現了FPGA或CPLD 實現3-8譯碼器的功能免費下載

  資源簡介：decoder3_8實現了FPGA或CPLD 實現3-8譯碼器的功能

  標簽： decoder FPGA CPLD 譯碼器

  上傳時間： 2014-01-07

  上傳用戶：x4587

• vhdl的3-8譯碼器免費下載

  資源簡介：vhdl的3-8譯碼器

  標簽： vhdl 譯碼器

  上傳時間： 2014-01-03

  上傳用戶：llandlu

• 3-8譯碼器,BCD碼轉換10進制,計數器免費下載

  資源簡介：3-8譯碼器,BCD碼轉換10進制,計數器

  標簽： BCD 譯碼器 計數器 轉換

  上傳時間： 2014-08-12

  上傳用戶：Andy123456

• 1、本程序模仿3/8譯碼器的功能 2、由撥碼開關輸入免費下載

  資源簡介：1、本程序模仿3/8譯碼器的功能 2、由撥碼開關輸入，led輸出。

  標簽： 程序 模 撥碼開關 譯碼器

  上傳時間： 2015-09-09

  上傳用戶：caixiaoxu26

• 3-8譯碼器學校課程設計上載以大家共享免費下載

  資源簡介：3-8譯碼器學校課程設計上載以大家共享，如有不足請多指教

  標簽： 譯碼器 家

  上傳時間： 2013-11-28

  上傳用戶：csgcd001

• 這是老師給的3—8譯碼器的源程序免費下載

  資源簡介：這是老師給的3—8譯碼器的源程序，自己剛才調試過了，真的成功了，哈哈……，有需要就看看吧

  標簽： 譯碼器 源程序

  上傳時間： 2014-07-26

  上傳用戶：星仔

• 用VHDL設計的3-8譯碼器免費下載

  資源簡介：用VHDL設計的3-8譯碼器，精簡~！

  標簽： VHDL 譯碼器

  上傳時間： 2014-01-27

  上傳用戶：chens000

• 按鍵掃描 51單片機加8279 8279通過74LS 138譯碼器擴展4×4鍵盤、6位顯示器。 由3-8譯碼器對SL0～SL2譯出鍵掃描線免費下載

  資源簡介：按鍵掃描 51單片機加8279 8279通過74LS 138譯碼器擴展4×4鍵盤、6位顯示器。 由3-8譯碼器對SL0～SL2譯出鍵掃描線，由另一3-8譯碼器譯出顯示器的位掃描線，并采用了編碼掃描方式。 為了防止出現重鍵現象，掃描輸出線高位SL3不參加鍵掃描譯碼。CPU對8279的監...

  標簽： 8279 138 SL0 SL2

  上傳時間： 2014-01-25

  上傳用戶：skfreeman

• 譯碼器的邏輯功能是將已賦予特定含義的一組二進制輸入代碼的原意"翻譯"出來,變成對應的輸出高低電平信號.該程序為3-8譯碼器.基于VHDL,其開發環境是MAXPLUS2.免費下載

  資源簡介：譯碼器的邏輯功能是將已賦予特定含義的一組二進制輸入代碼的原意"翻譯"出來,變成對應的輸出高低電平信號.該程序為3-8譯碼器.基于VHDL,其開發環境是MAXPLUS2.

  標簽： MAXPLUS VHDL 譯碼器 二進制

  上傳時間： 2013-12-23

  上傳用戶：lepoke

• max-plus2 編寫的3-8譯碼器免費下載

  資源簡介：max-plus2 編寫的3-8譯碼器

  標簽： max-plus 編寫 譯碼器

  上傳時間： 2016-05-17

  上傳用戶：小眼睛LSL

• 3-8譯碼器的仿真實驗。本實驗選用的仿真開發軟件是MAX+plus II Version 9.3免費下載

  資源簡介：3-8譯碼器的仿真實驗。本實驗選用的仿真開發軟件是MAX+plus II Version 9.3，原理圖源文件保存在MyProject目錄中，為138decoder.gdf，另有我寫的實驗報告，呵呵，適合仿真入門

  標簽： Version plus MAX 9.3

  上傳時間： 2016-12-14

  上傳用戶：米卡

• 利用CASE語句的3-8譯碼器,3個為數據輸入,3個為控制端,分別為S1,S2,S3,輸出數據為八位免費下載

  資源簡介：利用CASE語句的3-8譯碼器,3個為數據輸入,3個為控制端,分別為S1,S2,S3,輸出數據為八位

  標簽： CASE 譯碼器 數據 控制

  上傳時間： 2017-01-23

  上傳用戶：lwwhust

• 采用CASE語句設計3-8譯碼器的示例程序免費下載

  資源簡介：采用CASE語句設計3-8譯碼器的示例程序

  標簽： CASE 譯碼器 程序

  上傳時間： 2013-12-23

  上傳用戶：Late_Li

• 3-8譯碼器和8-3BCD七段顯示譯碼器免費下載

  資源簡介：3-8譯碼器和8-3BCD七段顯示譯碼器

  標簽： BCD 譯碼器 顯示譯碼器

  上傳時間： 2013-12-24

  上傳用戶：xhz1993

• 3-8譯碼器設計 4選1數據選擇器設計 4位比較器設計 七人表決器設計 計數器設計 交通燈信號控制器設計免費下載

  資源簡介：3-8譯碼器設計 4選1數據選擇器設計 4位比較器設計 七人表決器設計 計數器設計 交通燈信號控制器設計

  標簽： 譯碼器 數據選擇器 交通燈 信號

  上傳時間： 2017-08-13

  上傳用戶：Thuan

• 3-8譯碼器74HC138芯片手冊免費下載

  資源簡介：3-8譯碼器74HC138芯片手冊，有需要的可以參考！

  標簽： 譯碼器 74hc138

  上傳時間： 2022-03-31

  上傳用戶：qdxqdxqdxqdx

• 新型并行Turbo編譯碼器的FPGA實現免費下載

  資源簡介：可靠通信要求消息從信源到信宿盡量無誤傳輸，這就要求通信系統具有很好的糾錯能力，如使用差錯控制編碼。自仙農定理提出以來，先后有許多糾錯編碼被相繼提出，例如漢明碼，BCH碼和RS碼等，而C。Berrou等人于1993年提出的Turbo碼以其優異的糾錯性能成為通信界...

  標簽： Turbo FPGA 并行 編譯碼器

  上傳時間： 2013-04-24

  上傳用戶：ziyu_job1234

• 這里面總共有6個小程序,分別是: 1.自制網絡聊天室 2.網上購物系統的JSP實現 3.圖像編輯器 4.簡單媒體播放器 5.個人日常事務管理系統 6.商場VIP消費管理系統 7.公司資免費下載

  資源簡介：這里面總共有6個小程序,分別是: 1.自制網絡聊天室 2.網上購物系統的JSP實現 3.圖像編輯器 4.簡單媒體播放器 5.個人日常事務管理系統 6.商場VIP消費管理系統 7.公司資源預約系統

  標簽： JSP VIP 程序 分

  上傳時間： 2015-06-09

  上傳用戶：葉山豪

• 基于FPGA的Turbo碼編譯碼器研究與實現免費下載

  資源簡介：本文以Turbo碼編譯碼器的FPGA實現為目標，對Turbo碼的編譯碼算法和用硬件語言將其實現進行了深入的研究。 首先，在理論上對Turbo碼的編譯碼原理進行了介紹，確定了Max-log-MAF算法的譯碼算法，結合CCSDS標準，在實現編碼器時，針對標準中給定的幀長、碼率與交...

  標簽： Turbo FPGA 編譯碼器

  上傳時間： 2013-04-24

  上傳用戶：haohaoxuexi

• 這是用VHDL語言編寫的3-8編碼器免費下載

  資源簡介：這是用VHDL語言編寫的3-8編碼器，可以看到程序簡單可行

  標簽： VHDL 語言 編寫 編碼器

  上傳時間： 2017-01-19

  上傳用戶：愛死愛死

• 全并行Viterbi譯碼器的FPGA實現免費下載

  資源簡介：　　本文對于全并行Viterbi譯碼器的設計及其FPGA實現方案進行了研究，并最終將用FPGA實現的譯碼器嵌入到某數字通信系統之中。　　首先介紹了卷積碼及Viterbi譯碼算法的基本原理，并對卷積碼的糾錯性能進行了理論分析。接著介紹了Viterbi譯碼器各個模塊實現的...

  標簽： Viterbi FPGA 并行 譯碼器

  上傳時間： 2013-07-30

  上傳用戶：13913148949

• 高速Viterbi譯碼器的FPGA實現免費下載

  資源簡介：本文提出了一種高速Viterbi譯碼器的FPGA實現方案。這種Viterbi譯碼器的設計方案既可以制成高性能的單片差錯控制器，也可以集成到大規模ASIC通信芯片中，作為全數字接收的一部分。 本文所設計的Viterbi譯碼器采用了基四算法，與基二算法相比，其譯碼速率在理論...

  標簽： Viterbi FPGA 譯碼器

  上傳時間： 2013-04-24

  上傳用戶：181992417

• 嵌入式任務管理器的簡單實現免費下載

  資源簡介：嵌入式任務管理器的簡單實現，能夠查看系統進程已經殺死選擇的進程，能夠重啟或者關閉機器

  標簽： 嵌入式 任務管理器

  上傳時間： 2015-11-04

  上傳用戶：zhaiye

• 使用VHDL硬件描述語言邊寫的奇偶校驗程序和3-8譯碼電路程序免費下載

  資源簡介：使用VHDL硬件描述語言邊寫的奇偶校驗程序和3-8譯碼電路程序

  標簽： VHDL 程序 硬件描述語言 奇偶校驗

  上傳時間： 2016-06-26

  上傳用戶：xfbs821

• RS編譯碼器的DSP實現免費下載

  資源簡介：RS編譯碼器的DSP實現，首先用MATLAB仿真，最后在DSP上實現

  標簽： DSP RS編譯碼

  上傳時間： 2017-02-10

  上傳用戶：D&L37

• Viterbi譯碼器的FPGA實現代碼,來在國外大學論壇.免費下載

  資源簡介：Viterbi譯碼器的FPGA實現代碼,來在國外大學論壇.

  標簽： Viterbi FPGA 譯碼器 代碼

  上傳時間： 2017-04-13

  上傳用戶：維子哥哥

• 基于FPGA的Viterbi譯碼器設計與實現.rar免費下載

  資源簡介：卷積碼是廣泛應用于衛星通信、無線通信等多種通信系統的信道編碼方式。Viterbi算法是卷積碼的最大似然譯碼算法，該算法譯碼性能好、速度快，并且硬件實現結構比較簡單，是最佳的卷積碼譯碼算法。隨著可編程邏輯技術的不斷發展，使用FPGA實現Viterbi譯碼器的設...

  標簽： Viterbi FPGA 譯碼器

  上傳時間： 2013-06-24

  上傳用戶：myworkpost