海爾布倫 訪問狀態(tài)機 設計 用FSM方式 verilog HDL 語言描述
資源簡介:海爾布倫 訪問狀態(tài)機 設計 用FSM方式 verilog HDL 語言描述
上傳時間: 2017-07-13
上傳用戶:小碼農(nóng)lz
資源簡介:本程序是在一位全加器的基礎上設計一個16位的加法器,用verilog HDL語言描述.
上傳時間: 2013-12-03
上傳用戶:moerwang
資源簡介:狀態(tài)機設計:8.1.1 數(shù)據(jù)類型定義語句TYPE語句的用法如下:TYPE 數(shù)據(jù)類型名IS 數(shù)據(jù)類型定義OF 基本數(shù)據(jù)類型;或TYPE 數(shù)據(jù)類型名IS 數(shù)據(jù)類型定義;TYPE st1 IS ARRAY ( 0 TO 15 ) OF STD_LOGIC ;TYPE week IS (sun,mon,tue,wed,thu,fri,sat) ; 8.1.1 數(shù)據(jù)類...
上傳時間: 2013-11-05
上傳用戶:nem567397
資源簡介:有限狀態(tài)機設計策略
上傳時間: 2013-10-29
上傳用戶:yoleeson
資源簡介:有限狀態(tài)機設計策略
上傳時間: 2013-11-20
上傳用戶:oojj
資源簡介:有限狀態(tài)機設計與實現(xiàn)源代碼.zip
上傳時間: 2015-01-26
上傳用戶:363186
資源簡介:這是“狀態(tài)機設計(講稿)”,希望對正在學VHDL的同學有幫助,謝謝!
上傳時間: 2014-11-27
上傳用戶:xz85592677
資源簡介:狀態(tài)機設計源代碼
上傳時間: 2015-03-09
上傳用戶:Late_Li
資源簡介:uart的vHDL實現(xiàn)代碼 分模塊設計和狀態(tài)機設計 不錯的,用它沒錯
上傳時間: 2014-01-26
上傳用戶:zhangliming420
資源簡介:一篇經(jīng)典狀態(tài)機設計的資料,希望對大家有用
上傳時間: 2014-01-26
上傳用戶:l254587896
資源簡介:verilog and VHDL狀態(tài)機設計,英文pdf格式 State machine design techniques for verilog and VHDL Abstract : Designing a synchronous finite state Another way of organizing a state machine (FSM) is a common task for a digital logic only one l...
上傳時間: 2013-12-19
上傳用戶:change0329
資源簡介:基才VHDL狀態(tài)機設計的智能交通控制燈 設計 有需要的可以看一下
上傳時間: 2013-12-26
上傳用戶:lnnn30
資源簡介:基才VHDL狀態(tài)機設計的智能交通控制燈 有需要的可以看一下
上傳時間: 2013-12-21
上傳用戶:zhangyigenius
資源簡介:狀態(tài)機設計的vHDL源程序及文章pdf,歡迎交流.
上傳時間: 2014-11-22
上傳用戶:gut1234567
資源簡介:Moore型狀態(tài)機設計,基于VHDL.能夠根據(jù)微處理器的讀寫周期,分別對應存儲器輸出寫使能WE和讀使能OE信號.
上傳時間: 2013-12-19
上傳用戶:cjl42111
資源簡介:vHDL實現(xiàn)miniUART代碼 分模塊設計和狀態(tài)機設計,內核超級小
上傳時間: 2014-01-13
上傳用戶:z1191176801
資源簡介:狀態(tài)機設計,用VHDL進行MOORE型狀態(tài)機的設計。原程序以及波形圖
上傳時間: 2016-04-18
上傳用戶:watch100
資源簡介:狀態(tài)機設計,用VHDL進行MEALY型狀態(tài)機的設計。由于兩個程序本身有延時現(xiàn)象,本實驗進行了改進。
上傳時間: 2016-04-18
上傳用戶:hzy5825468
資源簡介:很好的狀態(tài)機設計教程,尤其對于不同狀態(tài)機的理解很好
上傳時間: 2014-01-17
上傳用戶:ywqaxiwang
資源簡介:VHDL狀態(tài)機設計,如何設計一個可以通用的狀態(tài)機,如何保證狀態(tài)機的可維護性和可擴展性。
上傳時間: 2014-01-11
上傳用戶:himbly
資源簡介:基于VHDL狀態(tài)機設計的智能交通控制燈VHDL程序
上傳時間: 2013-12-17
上傳用戶:
資源簡介:狀態(tài)機設計.應用環(huán)境 verilog。讓讀者了解狀態(tài)機的基本原理和應用。
上傳時間: 2013-12-23
上傳用戶:edisonfather
資源簡介:使用狀態(tài)機設計一個5位序列檢測器。從一串二進制碼中檢測出一個已預置的5位二進制碼
上傳時間: 2013-12-13
上傳用戶:xz85592677
資源簡介:一種基于狀態(tài)機設計的串并行轉換電路,將LTC1196(ADC)的串行輸出數(shù)據(jù)轉換成并行數(shù)據(jù)的轉換電路, ADC的時鐘由轉換電路提供,
上傳時間: 2017-06-19
上傳用戶:qunquan
資源簡介:詳細介紹了三種高效狀態(tài)機設計,其中還有PDF格式的說明(英文版)。
上傳時間: 2017-08-15
上傳用戶:lyy1234
資源簡介:運用狀態(tài)機設計按鍵控制數(shù)碼管顯示的電路系統(tǒng)開發(fā)板上三個LED等分別代表公路上紅黃綠三種顏色交通燈。
上傳時間: 2019-02-17
上傳用戶:Daisyism
資源簡介:用狀態(tài)機設計A_D轉換器ADC0809的采樣控制電路.適合新手學習參考
上傳時間: 2022-04-26
上傳用戶:qdxqdxqdxqdx
資源簡介:本文利用verilog HDL語言在FPGA上實現(xiàn)IC總線的規(guī)范,又簡要介紹了Quartus Ⅱ設計環(huán)境和設計方法,以及FPGA的設計流程。在此基礎上,重點介紹了I
上傳時間: 2013-04-24
上傳用戶:ajaxmoon
資源簡介:本程序(狀態(tài)機)使用verilog HDL語言編寫,并通過QuestaSim仿真。
上傳時間: 2013-12-26
上傳用戶:894898248
資源簡介:這程序是利用狀態(tài)機來控制交通燈verilog碼
上傳時間: 2014-07-14
上傳用戶:zmy123