RTL 異步數據傳送模塊 用verilog HDL 語言描述 輸入為八比特數據,執行操作后異步每比特輸出。
資源簡介:RTL 異步數據傳送模塊 用verilog HDL 語言描述 輸入為八比特數據,執行操作后異步每比特輸出。
上傳時間: 2013-12-23
上傳用戶:lht618
資源簡介:本程序是在一位全加器的基礎上設計一個16位的加法器,用verilog HDL語言描述.
上傳時間: 2013-12-03
上傳用戶:moerwang
資源簡介:減1計數器 一、設計要求 用verilog HDL語言設計一個計數器。 要求計數器具有異步置位/復位功能,可以進行自增和自減計數,其計數周期為2^N(N為二進制位數)。 二、設計原理 輸入/輸出說明: d:異步置數數據輸入; q:當前計數器數據輸出; clock:時鐘脈沖...
上傳時間: 2015-03-28
上傳用戶:zycidjl
資源簡介:數字時鐘顯示模塊,用verilog HDL 實現
上傳時間: 2016-03-03
上傳用戶:yiwen213
資源簡介:這是用verilog HDL編好的2選一數據選擇器 可以直接使用 沒有密碼
上傳時間: 2014-01-25
上傳用戶:pkkkkp
資源簡介:這是一個用verilog HDL語言編寫的交通燈程序。可以用Quartus II運行。
上傳時間: 2013-08-19
上傳用戶:alex wang
資源簡介:用verilog HDL 語言編寫的播放梁祝的程序
上傳時間: 2015-05-24
上傳用戶:zuozuo1215
資源簡介:用verilog HDL 語言寫的在LCD液晶上顯示文字的源程序
上傳時間: 2014-01-26
上傳用戶:a3318966
資源簡介:本文件提供了用verilog HDL語言實現的8位超前進位加法器,充分說明了超前進位加法器和普通加法器之間的區別.
上傳時間: 2013-12-17
上傳用戶:ynwbosss
資源簡介:用verilog HDL硬件描述語言實現多人搶答器功能,有計時,計分,報警等功能。
上傳時間: 2015-11-25
上傳用戶:1427796291
資源簡介:actel A3P250 fpga用verilog HDL語言實現串口功能的源代碼
上傳時間: 2013-12-23
上傳用戶:aa17807091
資源簡介:是幾個用verilog HDL語言編寫的源代碼(里面包括實現濾波器等),對想學習這個語言的朋友很有幫助!
上傳時間: 2016-05-22
上傳用戶:ouyangtongze
資源簡介:這是一個用verilog HDL語言編寫的交通燈程序。可以用Quartus II運行。
上傳時間: 2014-01-13
上傳用戶:tonyshao
資源簡介:這是我用verilog HDL語言寫的浮點乘法器,用的是基4的booth算法,對于部分積使用了5-2壓縮和3-2壓縮,歡迎大家指點,也歡迎大家把它改成流水線以提高速度.
上傳時間: 2013-11-29
上傳用戶:jjj0202
資源簡介:我們的課程設計,三層電梯控制器模擬程序.用verilog HDL語言編寫
上傳時間: 2016-10-31
上傳用戶:xuanchangri
資源簡介:16階FIR濾波器--本設計用verilog HDL語言串行DA算法實現16階有限頻率響應濾波器!
上傳時間: 2016-11-26
上傳用戶:moshushi0009
資源簡介:用verilog HDL 硬件描述語言寫的一個范例程序,led的,擴展性極強,歡迎大家下載使用。
上傳時間: 2013-12-20
上傳用戶:cc1915
資源簡介:海爾布倫 訪問狀態機 設計 用FSM方式 verilog HDL 語言描述
上傳時間: 2017-07-13
上傳用戶:小碼農lz
資源簡介:用verilog HDL語言編寫的家用空調溫度控制器,可實現手動,自動控制兩種模式,并可實現報警功能。
上傳時間: 2013-12-24
上傳用戶:894898248
資源簡介:數字電子鐘的verilog HDL語言描述。
上傳時間: 2014-01-12
上傳用戶:shawvi
資源簡介:有實驗結果,用MOSIN6編寫的,是verilog HDL語言實現的. 練習三 利用條件語句實現計數分頻時序電路 實驗目的: 1. 掌握條件語句在簡單時序模塊設計中的使用; 2. 學習在verilog模塊中應用計數器; 3. 學習測試模塊的編寫、綜合和不同層次的仿真。 練習四 ...
上傳時間: 2016-11-19
上傳用戶:mhp0114
資源簡介:用verilog HDL編寫的并串轉換模塊,在ISE軟件仿真過,也可綜合
上傳時間: 2014-10-10
上傳用戶:han_zh
資源簡介:在微型計算機系統中, CPU與外部的基本通信方式有兩種,一種是并行通信即數據的各位同 時傳送,其優點是傳輸速度較快,但數據有多少位就需要多少條傳送線 而串行通信中數據一位一位順序傳 送,能節省傳送線. 用verilog HDL語言實現了串并、并串通信接口之間的轉...
上傳時間: 2013-12-24
上傳用戶:aysyzxzm
資源簡介:verilog HDL語言實現CPLD-EPC240與電腦的串口通訊QUARTUS邏輯工程源碼?//本模塊的功能是驗證實現和PC機進行基本的串口通信的功能。需要在//PC機上安裝一個串口調試工具來驗證程序的功能。//程序實現了一個收發一幀10個bit(即無奇偶校驗位)的串口控//制器,...
上傳時間: 2022-02-18
上傳用戶:
資源簡介:用verilog HDL寫的操作SRAM的源碼
上傳時間: 2015-02-07
上傳用戶:sy_jiadeyi
資源簡介:用verilog HDL實現曼徹斯特編碼的源碼
上傳時間: 2013-12-29
上傳用戶:lhc9102
資源簡介:用verilog HDL實現I2C總線功能,對I2C總線有很大幫助
上傳時間: 2013-12-28
上傳用戶:ouyangtongze
資源簡介:用verilog HDL實現I2C總線功能,對I2C總線有很大幫助
上傳時間: 2013-12-31
上傳用戶:zhouchang199
資源簡介:用cpld實現曼徹斯特編碼 用verilog HDL進行曼徹斯特編碼,用于通信中
上傳時間: 2015-05-02
上傳用戶:chenbhdt
資源簡介:使用FPGA控制蜂鳴器的程序,用verilog HDL設計,可以是蜂鳴器發出各種不同的聲音
上傳時間: 2013-12-21
上傳用戶:wendy15