該文闡述了現(xiàn)場可編程邏輯器件FPGA的主要特點(diǎn)，應(yīng)用FPGA芯片和VHDL硬件描述語言設(shè)計(jì)的模擬示波器數(shù)字信號顯示系統(tǒng)的設(shè)計(jì)原理和設(shè)計(jì)方法。
資源簡介：該文闡述了現(xiàn)場可編程邏輯器件FPGA的主要特點(diǎn)，應(yīng)用FPGA芯片和VHDL硬件描述語言設(shè)計(jì)的模擬示波器數(shù)字信號顯示系統(tǒng)的設(shè)計(jì)原理和設(shè)計(jì)方法。
上傳時間： 2013-09-04
上傳用戶：qweqweqwe
資源簡介：該文闡述了現(xiàn)場可編程邏輯器件FPGA的主要特點(diǎn)，應(yīng)用FPGA芯片和VHDL硬件描述語言設(shè)計(jì)的模擬示波器數(shù)字信號顯示系統(tǒng)的設(shè)計(jì)原理和設(shè)計(jì)方法。
上傳時間： 2013-11-26
上傳用戶：yph853211
資源簡介：介紹了基于FPGA的多功能計(jì)程車計(jì)價(jià)器的電路設(shè)計(jì)。該設(shè)計(jì)采用了可編程邏輯器件FPGA的ASIC設(shè)計(jì)，并基于超高速硬件描述語言VHDL在Xilinx公司的SpartanⅡ系列的2sc200PQ208-5芯片上編程實(shí)現(xiàn)了整個系統(tǒng)的控制部分，整個自動控制系統(tǒng)由四個模塊構(gòu)成：秒分頻模塊、控...
上傳時間： 2014-07-27
上傳用戶：llandlu
資源簡介：介紹了基于FPGA的多功能計(jì)程車計(jì)價(jià)器的電路設(shè)計(jì)。該設(shè)計(jì)采用了可編程邏輯器件FPGA的ASIC設(shè)計(jì)，并基于超高速硬件描述語言VHDL在Xilinx公司的SpartanⅡ系列的2sc200PQ208-5芯片上編程實(shí)現(xiàn)了整個系統(tǒng)的控制部分，整個自動控制系統(tǒng)由四個模塊構(gòu)成：秒分頻模塊、控...
上傳時間： 2015-10-24
上傳用戶：偷心的海盜
資源簡介：現(xiàn)場可編程邏輯器件設(shè)計(jì)的十條鐵律，可以提高設(shè)計(jì)質(zhì)量
上傳時間： 2013-12-26
上傳用戶：klin3139
資源簡介：基于可編程邏輯器件FPGA的獨(dú)立式鍵盤設(shè)計(jì)，內(nèi)部具有硬件去抖動電路。值得一看
上傳時間： 2014-08-10
上傳用戶：熊少鋒
資源簡介：設(shè)計(jì)了一種基于ＣＰＬＤ（復(fù)雜可編程邏輯器件）的低頻數(shù)字相位測量儀
上傳時間： 2013-08-11
上傳用戶：a155166
資源簡介：CVSD語音壓縮的算法和程序流程.量階δ能夠自動地隨輸入信號平均斜率的大小而連續(xù)變化,譯碼輸出信號實(shí)現(xiàn)了對輸入信號的理想逼近,最后在可編程邏輯器件(FPGA)中實(shí)現(xiàn)了CVSD調(diào)制功能。
上傳時間： 2015-03-12
上傳用戶：libenshu01
資源簡介：利用超高速硬件描述語言(VHDL)在現(xiàn)場可編程邏輯門陣列(FPGA)上編程實(shí)現(xiàn)的純數(shù)字式等精度頻率計(jì)，不但具有較高的測量精度，而且其測量精度不會隨著被測信號頻率的降低而下降。為了實(shí)現(xiàn)對任意信號進(jìn)行頻率測量，在前端輸入加整形電路即可。
上傳時間： 2013-12-06
上傳用戶：it男一枚
資源簡介：摘要：介紹了基于可編程邏輯器件CPLD和直接數(shù)字頻率合成技術(shù)（DDS）的三相多波形函數(shù)發(fā)生器的基本原理，并在此基礎(chǔ)上給出了基于CPLD的各模塊設(shè)計(jì)方法及其VHDL源程序
上傳時間： 2015-10-28
上傳用戶：wqxstar
資源簡介：簡易數(shù)字頻率計(jì)利用復(fù)雜可編程邏輯器件FPGA,VHDL編程將所有功能模塊集成在一塊芯片上。功能模塊包括時基脈沖發(fā)生器、計(jì)數(shù)器、數(shù)據(jù)鎖存器和顯示電路4部分。設(shè)計(jì)時先分別設(shè)計(jì)各功能模塊，并調(diào)試得到正確仿真結(jié)果，然后將各個功能模塊組合起來。最后作整體仿真、...
上傳時間： 2016-03-20
上傳用戶：qq521
資源簡介：設(shè)計(jì)了一種基于ＣＰＬＤ（復(fù)雜可編程邏輯器件）的低頻數(shù)字相位測量儀
上傳時間： 2017-05-24
上傳用戶：kiklkook
資源簡介：一種由可編程邏輯器件集成的數(shù)字濾波器的設(shè)計(jì)
上傳時間： 2015-10-30
上傳用戶：gundamwzc
資源簡介：基于復(fù)雜可編程邏輯器件(CPLD)的120MHz高速A_D采集卡的設(shè)計(jì)
上傳時間： 2014-01-04
上傳用戶：jhksyghr
資源簡介：基于FPGA的數(shù)字頻率計(jì)的設(shè)計(jì)11利用VHDL 硬件描述語言設(shè)計(jì),并在EDA(電子設(shè)計(jì)自動化) 工具的幫助下,用大規(guī)模可編程邏輯器件(FPGA/ CPLD) 實(shí)現(xiàn)數(shù)字頻率計(jì)的設(shè)計(jì)原理及相關(guān)程序
上傳時間： 2013-11-25
上傳用戶：ruan2570406
資源簡介：現(xiàn)場可編程邏輯門陣列(FPGA)具有開發(fā)周期短、成本小、風(fēng)險(xiǎn)低和現(xiàn)場可靈活配置等優(yōu)點(diǎn),可以在更短的時間實(shí)現(xiàn)更復(fù)雜的功能,使得基于FPGA的開發(fā)平臺的研究成為工業(yè)界和學(xué)術(shù)界日益關(guān)注的問題.基于FPGA的高集成度、高可靠性,可將整個設(shè)計(jì)系統(tǒng)下載于同一芯片中,實(shí)現(xiàn)...
上傳時間： 2013-04-24
上傳用戶：龍飛艇
資源簡介：文檔為PLC可編程邏輯器件的選擇方法總結(jié)講解文檔，是一份不錯的參考資料，感興趣的可以下載看看，，，，，，，，，，，，，，，
上傳時間： 2022-07-09
上傳用戶：
資源簡介：可編程邏輯器件的開發(fā)與應(yīng)用實(shí)驗(yàn)教學(xué)大綱\r\n本課程是高等院校電氣、信息、通信類專業(yè)的一門技術(shù)基礎(chǔ)課。通過本課程的學(xué)習(xí)，使學(xué)生獲得數(shù)字系統(tǒng)設(shè)計(jì)和可編程邏輯器件方面的基本概念、基本知識和基本技能，培養(yǎng)他們對數(shù)字系統(tǒng)的分析與設(shè)計(jì)的能力，為后續(xù)課程的...
上傳時間： 2013-08-26
上傳用戶：shinesyh
資源簡介：可編程邏輯器件的開發(fā)與應(yīng)用實(shí)驗(yàn)教學(xué)大綱 本課程是高等院校電氣、信息、通信類專業(yè)的一門技術(shù)基礎(chǔ)課。通過本課程的學(xué)習(xí)，使學(xué)生獲得數(shù)字系統(tǒng)設(shè)計(jì)和可編程邏輯器件方面的基本概念、基本知識和基本技能，培養(yǎng)他們對數(shù)字系統(tǒng)的分析與設(shè)計(jì)的能力，為后續(xù)課程的學(xué)...
上傳時間： 2016-02-04
上傳用戶：希醬大魔王
資源簡介：設(shè)計(jì)了一基于現(xiàn)場可編程門陣列（FPGA）的低頻數(shù)字式相位測量儀。該測量儀包括數(shù)字式移相信號發(fā)生器和相位測量儀兩部分，分別完成移相信號的發(fā)生及其頻率、相位差的預(yù)置及數(shù)字顯示、發(fā)生信號的移相以及移相后信號相位差和頻率的測量與顯示幾個功能。其中數(shù)字式...
上傳時間： 2016-06-18
上傳用戶：zhliu007
資源簡介：可編程邏輯器件PLD入門教材很好的介紹了 該語言的運(yùn)用以及設(shè)計(jì)
上傳時間： 2014-01-22
上傳用戶：youke111
資源簡介：]本文介紹了如何利用CPLD(復(fù)雜可編程邏輯器件)與單片機(jī)的結(jié)合實(shí)現(xiàn)并行I／ O(輸入／輸出)接口的擴(kuò)展。該設(shè)計(jì)與用8255做并行I／O接口相比，與單片機(jī)軟件完全兼容， 同時擁有速度快，功耗低，價(jià)格便宜，使用靈活等特點(diǎn)
上傳時間： 2016-11-07
上傳用戶：
資源簡介：針對主控制板上存儲器(SRAM) 存儲的數(shù)據(jù)量小和最高頻率低的情況,提出了基于SDR Sdram(同步動態(tài)RAM) 作為主存儲器的LED 顯示系統(tǒng)的研究。在實(shí)驗(yàn)中,使用了現(xiàn)場可編程門陣列( FPGA) 來實(shí)現(xiàn)各模塊的邏輯功能。最終實(shí)現(xiàn)了對L ED 顯示屏的控制,并且一塊主控制板最大...
上傳時間： 2013-12-18
上傳用戶：c12228
資源簡介：現(xiàn)場可編程邏輯門陣列器件 FPGA原理及應(yīng)用設(shè)計(jì)
上傳時間： 2013-04-15
上傳用戶：eeworm
資源簡介：專輯類-可編程邏輯器件相關(guān)專輯-96冊-1.77G 現(xiàn)場可編程邏輯門陣列器件-FPGA原理及應(yīng)用設(shè)計(jì)-240頁-11.0M.pdf
上傳時間： 2013-04-24
上傳用戶：hullow
資源簡介：可編程邏輯器件是一種可以通過編程，改變系統(tǒng)連線，達(dá)到系統(tǒng)重構(gòu)的器件，該器件\\\\\\\\r\\\\\\\\n可以現(xiàn)場編程，就是說當(dāng)該器件安裝到電路板上后，可以對它的功能進(jìn)行重新設(shè)置，這樣\\\\\\\\r\\\\\\\\n就可以非常方便的進(jìn)行數(shù)字系統(tǒng)的設(shè)計(jì)與制作
上傳時間： 2013-08-10
上傳用戶：stella2015
資源簡介：本設(shè)計(jì)的基本要求是以復(fù)雜可編程邏輯器件CPLD為基礎(chǔ)，通過在EDA系統(tǒng)軟件ispDesignExpert System 環(huán)境下進(jìn)行數(shù)字系統(tǒng)設(shè)計(jì)，熟練掌握該環(huán)境下的功能仿真，時間仿真，管腳鎖定和芯片下載。 本系統(tǒng)基本上比較全面的模擬了計(jì)數(shù)式數(shù)字頻率計(jì)，廣泛應(yīng)用于工業(yè)、民用...
上傳時間： 2015-01-11
上傳用戶：王慶才
資源簡介：本文主要討論了使用EDA工具設(shè)計(jì)漢字滾動顯示器的技術(shù)問題。文中首先描述了基于現(xiàn)場可編程門陣列（FPGA）的硬件電路；然后研究了在8×8LED發(fā)光二極管點(diǎn)陣上顯示滾動漢字的原理，并給出了基于ALTERA的參數(shù)化模型庫LPM描述其功能的VHDL語言程序設(shè)計(jì)；最后對使用E...
上傳時間： 2016-06-08
上傳用戶：wmwai1314
資源簡介：LCD 因其輕薄短小,低功耗,無輻射,平面 直角顯示,以及影像穩(wěn)定等特點(diǎn),當(dāng)今應(yīng)用非常 廣泛。CPLD(復(fù)雜可編程邏輯器件) 是一種具有 豐富可編程功能引腳的可編程邏輯器件,不僅可 實(shí)現(xiàn)常規(guī)的邏輯器件功能,還可以實(shí)現(xiàn)復(fù)雜而獨(dú) 特的時序邏輯功能。并且具有ISP (...
上傳時間： 2016-09-25
上傳用戶：lanhuaying
資源簡介：可編程邏輯器件是一種可以通過編程，改變系統(tǒng)連線，達(dá)到系統(tǒng)重構(gòu)的器件，該器件 可以現(xiàn)場編程，就是說當(dāng)該器件安裝到電路板上后，可以對它的功能進(jìn)行重新設(shè)置，這樣 就可以非常方便的進(jìn)行數(shù)字系統(tǒng)的設(shè)計(jì)與制作
上傳時間： 2013-12-16
上傳用戶：caozhizhi
