相 關 資 源

• 用于時鐘恢復的全數字鎖相環設計免費下載

  資源簡介：用于時鐘恢復的全數字鎖相環設計，可以去掉時鐘的抖動。

  標簽： 時鐘恢復 全數字 鎖相環

  上傳時間： 2016-05-23

  上傳用戶：stewart·

• 基于FPGA的全數字鎖相環設計免費下載

  資源簡介：基于FPGA的全數字鎖相環設計,內有設計過程和設計思想

  標簽： FPGA 全數字 鎖相環

  上傳時間： 2013-08-13

  上傳用戶：fqscfqj

• 一種改進的全數字鎖相環設計 一種改進的全數字鎖相環設計免費下載

  資源簡介：一種改進的全數字鎖相環設計 一種改進的全數字鎖相環設計

  標簽： 全數字 鎖相環

  上傳時間： 2013-12-24

  上傳用戶：stampede

• 基于FPGA的全數字鎖相環設計,內有設計過程和設計思想免費下載

  資源簡介：基于FPGA的全數字鎖相環設計,內有設計過程和設計思想

  標簽： FPGA 全數字 鎖相環 過程

  上傳時間： 2017-02-11

  上傳用戶：evil

• 用verilog語言編寫的全數字鎖相環的源代碼,基于fpga平臺免費下載

  資源簡介：用verilog語言編寫的全數字鎖相環的源代碼,基于fpga平臺

  標簽： verilog fpga 語言 編寫

  上傳時間： 2015-06-13

  上傳用戶：wanqunsheng

• 比較好的技術文章《基于VHDL的全數字鎖相環的設計》有關鍵部分的源代碼。免費下載

  資源簡介：比較好的技術文章《基于VHDL的全數字鎖相環的設計》有關鍵部分的源代碼。

  標簽： VHDL 比較 全數字 分

  上傳時間： 2013-12-24

  上傳用戶：362279997

• 基于VHDL的全數字鎖相環的設計 有關鍵部分的源代碼 hehe !免費下載

  資源簡介：基于VHDL的全數字鎖相環的設計 有關鍵部分的源代碼 hehe !

  標簽： VHDL hehe 全數字 鎖相環

  上傳時間： 2015-12-18

  上傳用戶：hgy9473

• 一個自己編寫的全數字鎖相環及其測試向量免費下載

  資源簡介：一個自己編寫的全數字鎖相環及其測試向量，比較簡單但功能基本達到。

  標簽： 編寫 全數字 測試 向量

  上傳時間： 2013-12-22

  上傳用戶：xinzhch

• 一種可編程的全數字鎖相環的絲線,可以用來做一個小的課程設計免費下載

  資源簡介：一種可編程的全數字鎖相環的絲線,可以用來做一個小的課程設計

  標簽： 可編程 全數字 鎖相環

  上傳時間： 2014-02-11

  上傳用戶：xwd2010

• 介紹了一種采用N 先于M 環路濾波器的全數字鎖相環的設計實現。這種全數字鎖 相環采用了N 先于M 環路濾波器免費下載

  資源簡介：介紹了一種采用N 先于M 環路濾波器的全數字鎖相環的設計實現。這種全數字鎖 相環采用了N 先于M 環路濾波器，可以達到濾除噪聲干擾的目的。文中講述了這種全數字鎖相環的結構和工作原理，提出了各單元電路的設計和實現方法，并給出了關鍵部件的VHDI 代碼，最...

  標簽： 環路濾波器 全數字 鎖相環 設計實現

  上傳時間： 2017-08-18

  上傳用戶：love_stanford

• 采用用verilog語言編寫的全數字鎖相環的源代碼免費下載

  資源簡介：采用用verilog語言編寫的全數字鎖相環的源代碼，適合感興趣的學習者學習，可以提高自己的能力，大家可以多交流哈

  標簽： verilog

  上傳時間： 2022-05-22

  上傳用戶：

• 全數字鎖相環原程序免費下載

  資源簡介：很好的全數字鎖相環源程序，大家有需要的可以看看

  標簽： 鎖相環

  上傳時間： 2022-07-22

  上傳用戶：

• 應用于十萬門FPGA的全數字鎖相環設計免費下載

  資源簡介：在過去的十幾年間，FPGA取得了驚人的發展：集成度已達到1000萬等效門、速度可達到400～500MHz。隨著FPGA的集成度不斷增大，在高密度FPGA中，芯片上時鐘的分布質量就變得越來越重要。時鐘延時和時鐘相位偏移已成為影響系統性能的重要因素。現在，解決時鐘延時...

  標簽： FPGA 應用于 全數字 鎖相環

  上傳時間： 2013-07-06

  上傳用戶：LouieWu

• PLL是數字鎖相環設計源程序, 其中, Fi是輸入頻率(接收數據), Fo(Q5)是本地輸出頻率. 目的是從輸入數據中提取時鐘信號(Q5), 其頻率與數據速率一致, 時鐘上升沿鎖定在數據的上升和下降沿免費下載

  資源簡介：PLL是數字鎖相環設計源程序, 其中, Fi是輸入頻率(接收數據), Fo(Q5)是本地輸出頻率. 目的是從輸入數據中提取時鐘信號(Q5), 其頻率與數據速率一致, 時鐘上升沿鎖定在數據的上升和下降沿上；頂層文件是PLL.GDF

  標簽： 數據 Q5 PLL 輸入

  上傳時間： 2014-06-09

  上傳用戶：daguda

• 技術文章《自采樣比例積分控制全數字鎖相環的性能分析和實現》有一定參考價值免費下載

  資源簡介：技術文章《自采樣比例積分控制全數字鎖相環的性能分析和實現》有一定參考價值

  標簽： 采樣 比例 控制 全數字

  上傳時間： 2015-08-21

  上傳用戶：silenthink

• 智能全數字鎖相環的設計用VHDL語言在CPLD上實現串行通信免費下載

  資源簡介：智能全數字鎖相環的設計用VHDL語言在CPLD上實現串行通信

  標簽： VHDL CPLD 全數字 串行通信

  上傳時間： 2014-01-08

  上傳用戶：weiwolkt

• 本文在說明全數字鎖相環的基礎上免費下載

  資源簡介：本文在說明全數字鎖相環的基礎上，提出了一種利用FPGA設計一階全數字鎖相環的方法，并 給出了關鍵部件的RTL可綜合代碼，并結合本設計的一些仿真波形詳細描述了數字鎖相環的工作過程，最后對一些有關的問題進行了討論。

  標簽： 全數字 鎖相環

  上傳時間： 2014-01-10

  上傳用戶：asddsd

• 全數字鎖相環電路的研制免費下載

  資源簡介：全數字鎖相環電路的研制，使用的是VHDL語言

  標簽： 全數字 鎖相環電路

  上傳時間： 2017-02-02

  上傳用戶：壞天使kk

• 智能 全數字鎖相環的設計免費下載

  資源簡介：智能 全數字鎖相環的設計

  標簽： 全數字 鎖相環

  上傳時間： 2013-12-15

  上傳用戶：498732662

• 全數字鎖相環（adpll)的部分源程序代碼免費下載

  資源簡介：全數字鎖相環（adpll)的部分源程序代碼，是其中最重要的部分。

  標簽： adpll 全數字 代碼 鎖相環

  上傳時間： 2017-09-03

  上傳用戶：liansi

• 基于DSP Builder的帶寬自適應全數字鎖相環的設計與實現免費下載

  資源簡介：該文檔為基于DSP Builder的帶寬自適應全數字鎖相環的設計與實現總結文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………

  標簽： dsp

  上傳時間： 2022-05-01

  上傳用戶：

• 基于FPGA的全數字鎖相環的設計免費下載

  資源簡介：隨著現代集成電路技術的發展，鎖相環已經成為集成電路設計中非常重要的一個部分，所以對鎖相環的研究具有積極的現實意義。然而傳統的鎖相環大多是數模混合電路，在工藝上與系統芯片中的數字電路存在兼容問題。因此設計一...

  標簽： FPGA 全數字 鎖相環

  上傳時間： 2013-06-09

  上傳用戶：mosliu

• PLL是數字鎖相環設計源程序, 其中, Fi是輸入頻率(接收數據), Fo(Q5)是本地輸出頻率. 目的是從輸入數據中提取時鐘信號(Q5), 其頻率與數據速率一致, 時鐘上升沿鎖定免費下載

  資源簡介：PLL是數字鎖相環設計源程序, 其中, Fi是輸入頻率(接收數據), Fo(Q5)是本地輸出頻率. 目的是從輸入數據中提取時鐘信號(Q5), 其頻率與數據速率一致, 時鐘上升沿鎖定在數據的上升和下降沿上； 頂層文件是PLL.GDF

  標簽： Q5 數據 PLL 輸入

  上傳時間： 2017-07-24

  上傳用戶：璇珠官人

• PLL是數字鎖相環設計源程序, 其中, Fi是輸入頻率(接收數據), 數字鎖相技術在通信領域應用非常廣泛免費下載

  資源簡介：PLL是數字鎖相環設計源程序, 其中, Fi是輸入頻率(接收數據), 數字鎖相技術在通信領域應用非常廣泛，本例用VHDL描述了一個鎖相環作為參考，源碼已經調試過。編譯器synplicty.Fo(Q5)是本地輸出頻率. 目的是從輸入數據中提取時鐘信號(Q5), 其頻率與數據速率一致,...

  標簽： PLL 數字鎖相環 接收 數字

  上傳時間： 2013-12-31

  上傳用戶：hphh

• 全數字鎖相環ＶＨＤＬ描述并實現功能仿真免費下載

  資源簡介：全數字鎖相環ＶＨＤＬ描述并實現功能仿真，另附有圖形說明

  標簽： 全數字 鎖相環 功能仿真

  上傳時間： 2014-01-13

  上傳用戶：shawvi

• 全數字鎖相環,包括ＤＰＤ免費下載

  資源簡介：全數字鎖相環,包括ＤＰＤ，ＤＬＦ，ＤＣＯ．

  標簽： 全數字 鎖相環

  上傳時間： 2015-10-13

  上傳用戶：yt1993410

• 一篇簡單易懂的關于數字鎖相環概念原理設計的經典文章免費下載

  資源簡介：一篇簡單易懂的關于數字鎖相環概念原理設計的經典文章

  標簽： 數字鎖相環

  上傳時間： 2014-01-04

  上傳用戶：hasan2015

• 一階全數字鎖相環VERLOGIC程序代碼免費下載

  資源簡介：一階全數字鎖相環VERLOGIC程序代碼，調試通過。

  標簽： VERLOGIC 全數字 代碼 鎖相環

  上傳時間： 2013-12-15

  上傳用戶：caixiaoxu26

• 全數字鎖相環 功能與74297相同 提供參數配置免費下載

  資源簡介：全數字鎖相環 功能與74297相同 提供參數配置

  標簽： 74297 全數字 鎖相環 參數

  上傳時間： 2014-01-01

  上傳用戶：英雄

• ＦＰＧＡ實現全數字鎖相環免費下載

  資源簡介：ＦＰＧＡ實現全數字鎖相環，利用硬件描述評議verilog HDL，頂層文件ＤＰＬＬ．Ｖ

  標簽： 全數字 鎖相環

  上傳時間： 2014-01-09

  上傳用戶：1159797854