相 關(guān) 資 源

• verilog語言編寫可綜合FIFO。簡單實用免費下載

  資源簡介：verilog語言編寫可綜合FIFO。簡單實用

  標(biāo)簽： verilog FIFO 語言 編寫

  上傳時間： 2013-12-13

  上傳用戶：阿四AIR

• verilog語言編寫的FPGA代碼。功能為pc機(jī)通過epp不斷寫數(shù)到sram中免費下載

  資源簡介：verilog語言編寫的FPGA代碼。功能為pc機(jī)通過epp不斷寫數(shù)到sram中，然后pc發(fā)送中斷信號打斷寫過程讀取sram中的數(shù)據(jù)。rar包中包含epp協(xié)議，模塊文件和測試文件（test）。

  標(biāo)簽： verilog FPGA sram epp

  上傳時間： 2013-12-17

  上傳用戶：1966640071

• 這是一個簡單的C語言編寫的通訊錄代碼。簡單易懂免費下載

  資源簡介：這是一個簡單的C語言編寫的通訊錄代碼。簡單易懂，可以是實習(xí)上好好利用

  標(biāo)簽： C語言 編寫 代碼 通訊

  上傳時間： 2013-12-16

  上傳用戶：zm7516678

• 這是用verilog語言編寫AV型LCD屏的驅(qū)動程序CPLD上運行并調(diào)試成功的。可用作數(shù)字到模擬LCD轉(zhuǎn)換免費下載

  資源簡介：這是用verilog語言編寫AV型LCD屏的驅(qū)動程序CPLD上運行并調(diào)試成功的。可用作數(shù)字到模擬LCD轉(zhuǎn)換

  標(biāo)簽： LCD verilog CPLD 語言

  上傳時間： 2014-01-05

  上傳用戶：徐孺

• 使用verilog語言編寫的使用SPI總線設(shè)置頻率LM2346,可通過設(shè)置其R寄存器對其輸出頻率進(jìn)行設(shè)置（需相應(yīng)的射頻電路相配合）。免費下載

  資源簡介：使用verilog語言編寫的使用SPI總線設(shè)置頻率LM2346,可通過設(shè)置其R寄存器對其輸出頻率進(jìn)行設(shè)置（需相應(yīng)的射頻電路相配合）。

  標(biāo)簽： verilog 2346 SPI LM

  上傳時間： 2017-04-08

  上傳用戶：二驅(qū)蚊器

• ALU算術(shù)邏輯單元的簡單實現(xiàn),利用VHDL語言編寫,可進(jìn)行加法,減法,以及位的左右移動,只需一個時鐘脈沖免費下載

  資源簡介：ALU算術(shù)邏輯單元的簡單實現(xiàn),利用VHDL語言編寫,可進(jìn)行加法,減法,以及位的左右移動,只需一個時鐘脈沖

  標(biāo)簽： VHDL ALU 算術(shù) 加法

  上傳時間： 2014-01-05

  上傳用戶：franktu

• 一個C語言編寫的SOCKET程序。比較簡單一點。免費下載

  資源簡介：一個C語言編寫的SOCKET程序。比較簡單一點。

  標(biāo)簽： SOCKET C語言 編寫 程序

  上傳時間： 2014-12-01

  上傳用戶：sxdtlqqjl

• 一個五子棋游戲.有java語言編寫. 可實現(xiàn)人機(jī)對弈、人人對弈。免費下載

  資源簡介：一個五子棋游戲.有java語言編寫. 可實現(xiàn)人機(jī)對弈、人人對弈。

  標(biāo)簽： java 語言 編寫

  上傳時間： 2014-08-13

  上傳用戶：tuilp1a

• 將16進(jìn)制文件轉(zhuǎn)換成RAM可讀的文件,verilog語言編寫免費下載

  資源簡介：將16進(jìn)制文件轉(zhuǎn)換成RAM可讀的文件,verilog語言編寫

  標(biāo)簽： verilog RAM 進(jìn)制 文件轉(zhuǎn)換

  上傳時間： 2013-12-02

  上傳用戶：王者A

• 用matlab語言編寫的kalman濾波的demo 調(diào)試通過 濾波結(jié)果用圖可直觀看到 程序簡單實用免費下載

  資源簡介：用matlab語言編寫的kalman濾波的demo 調(diào)試通過 濾波結(jié)果用圖可直觀看到 程序簡單實用

  標(biāo)簽： matlab kalman demo 濾波

  上傳時間： 2013-12-13

  上傳用戶：xcy122677

• 用verilog語言編寫的實現(xiàn)NAND Flash塊的控制存取以及同步的FIFO的控制免費下載

  資源簡介：用verilog語言編寫的實現(xiàn)NAND Flash塊的控制存取以及同步的FIFO的控制

  標(biāo)簽： verilog Flash NAND FIFO

  上傳時間： 2014-01-23

  上傳用戶：Yukiseop

• 用verilog語言編寫的FPGA控制PWM的程序.利用碼盤脈沖進(jìn)行調(diào)速,進(jìn)行過簡單試驗,可用.沒有經(jīng)過長期驗證.做簡單修改即可應(yīng)用!免費下載

  資源簡介：用verilog語言編寫的FPGA控制PWM的程序.利用碼盤脈沖進(jìn)行調(diào)速,進(jìn)行過簡單試驗,可用.沒有經(jīng)過長期驗證.做簡單修改即可應(yīng)用!

  標(biāo)簽： verilog FPGA PWM 語言

  上傳時間： 2014-12-08

  上傳用戶：ouyangtongze

• 這是verilog語言編寫的程序,可在FPGA板上運行.有很大的作用.謝謝.免費下載

  資源簡介：這是verilog語言編寫的程序,可在FPGA板上運行.有很大的作用.謝謝.

  標(biāo)簽： verilog FPGA 語言 編寫

  上傳時間： 2017-09-10

  上傳用戶：qiao8960

• 用verilog語言編寫的FPGA控制PWM的程序免費下載

  資源簡介：用verilog語言編寫的FPGA控制PWM的程序.利用碼盤脈沖進(jìn)行調(diào)速,進(jìn)行過簡單試驗,可用.沒有經(jīng)過長期驗證.做簡單修改即可應(yīng)用!

  標(biāo)簽： verilog FPGA PWM 語言

  上傳時間： 2013-08-16

  上傳用戶：梧桐

• 一個用LISP語言編寫的語法分析器。使用Bottom-up Chart Parsing算法免費下載

  資源簡介：一個用LISP語言編寫的語法分析器。使用Bottom-up Chart Parsing算法，程序非常的簡單高效，只有二百多行。另外可以自己定義文法和字典。 源代碼公開，主要供對語法分析算法和LISP編程感興趣的人學(xué)習(xí)使用，也可以使用在自然語言處理的各種實際研究當(dāng)中。

  標(biāo)簽： Bottom-up Parsing Chart LISP

  上傳時間： 2014-01-19

  上傳用戶：refent

• 一個關(guān)于聲音處理的verilog語言編寫的解碼芯片免費下載

  資源簡介：一個關(guān)于聲音處理的verilog語言編寫的解碼芯片，可以用于FPGA處理芯片的IP核，歡迎大家來用。

  標(biāo)簽： verilog 音處理 語言 編寫

  上傳時間： 2015-06-22

  上傳用戶：jcljkh

• 使用verilog語言編寫免費下載

  資源簡介：使用verilog語言編寫，把FPGA配置成一個FIFO

  標(biāo)簽： verilog 語言 編寫

  上傳時間： 2015-12-25

  上傳用戶：xiaoxiang

• Core_PWM,verilog語言編寫免費下載

  資源簡介：Core_PWM,verilog語言編寫，可用于電機(jī)驅(qū)動

  標(biāo)簽： Core_PWM verilog 語言 編寫

  上傳時間： 2014-08-09

  上傳用戶：miaochun888

• Core_PWM,verilog語言編寫免費下載

  資源簡介：Core_PWM,verilog語言編寫，可用于電機(jī)驅(qū)動

  標(biāo)簽： Core_PWM verilog 語言 編寫

  上傳時間： 2013-12-27

  上傳用戶：水中浮云

• 這是分別用vhdl和verilog語言編寫的源程序免費下載

  資源簡介：這是分別用vhdl和verilog語言編寫的源程序，里邊還附上了生成的電路器件圖。

  標(biāo)簽： verilog vhdl 分 語言

  上傳時間： 2014-01-23

  上傳用戶：123456wh

• 用verilog語言寫的FPGA FIFO免費下載

  資源簡介：用verilog語言寫的FPGA FIFO，僅供參考。

  標(biāo)簽： verilog FPGA FIFO 語言

  上傳時間： 2014-01-20

  上傳用戶：klin3139

• c語言編寫可對文件加密免費下載

  資源簡介：c語言編寫可對文件加密

  標(biāo)簽： c語言 編寫 文件加密

  上傳時間： 2014-01-19

  上傳用戶：lnnn30

• 一個用c語言編寫的加密算法。希望大家喜歡免費下載

  資源簡介：一個用c語言編寫的加密算法。希望大家喜歡，不過功能有些欠缺。

  標(biāo)簽： c語言 編寫 加密算法 家

  上傳時間： 2015-04-28

  上傳用戶：Thuan

• 用HDL語言編寫的通用FIFO源碼免費下載

  資源簡介：用HDL語言編寫的通用FIFO源碼，通過對FIFO的寬度和深度進(jìn)行配置，可以產(chǎn)生我們所需要的FIFO，還包括FIFO的測試程序和仿真Makefile腳本

  標(biāo)簽： FIFO HDL 語言 編寫

  上傳時間： 2014-01-03

  上傳用戶：miaochun888

• 使用verilog語言編寫的數(shù)字鐘程序.有慢校時,快校時,鬧鐘等功能.免費下載

  資源簡介：使用verilog語言編寫的數(shù)字鐘程序.有慢校時,快校時,鬧鐘等功能.

  標(biāo)簽： verilog 校時 語言 編寫

  上傳時間： 2014-01-26

  上傳用戶：417313137

• 用verilog語言編寫的全數(shù)字鎖相環(huán)的源代碼,基于fpga平臺免費下載

  資源簡介：用verilog語言編寫的全數(shù)字鎖相環(huán)的源代碼,基于fpga平臺

  標(biāo)簽： verilog fpga 語言 編寫

  上傳時間： 2015-06-13

  上傳用戶：wanqunsheng

• 一個C語言編寫的鼠標(biāo)程序。我買的書上的免費下載

  資源簡介：一個C語言編寫的鼠標(biāo)程序。我買的書上的，貢獻(xiàn)出來拉。

  標(biāo)簽： C語言 編寫 程序 鼠標(biāo)

  上傳時間： 2013-12-09

  上傳用戶：jcljkh

• 用verilog語言編寫的看門狗模塊modulewdt免費下載

  資源簡介：用verilog語言編寫的看門狗模塊modulewdt

  標(biāo)簽： modulewdt verilog 語言 編寫

  上傳時間： 2013-12-23

  上傳用戶：jjj0202

• 本書是一本verilog語言設(shè)計和綜合手冊,對學(xué)習(xí)verilog語言有很大作用,值得閱讀.免費下載

  資源簡介：本書是一本verilog語言設(shè)計和綜合手冊,對學(xué)習(xí)verilog語言有很大作用,值得閱讀.

  標(biāo)簽： verilog 語言

  上傳時間： 2015-11-21

  上傳用戶：hustfanenze

• 此程序為串行通信程序,采用verilog語言編寫的,經(jīng)過仿真驗證已經(jīng)通過.免費下載

  資源簡介：此程序為串行通信程序,采用verilog語言編寫的,經(jīng)過仿真驗證已經(jīng)通過.

  標(biāo)簽： verilog 程序 串行通信 仿真驗證

  上傳時間： 2013-12-23

  上傳用戶：yzy6007