相 關(guān) 資 源

• verilog語言實(shí)現(xiàn)方波模塊設(shè)計(jì),可以仿真綜合,可以得到理想的時(shí)序波形!免費(fèi)下載

  資源簡介：verilog語言實(shí)現(xiàn)方波模塊設(shè)計(jì),可以仿真綜合,可以得到理想的時(shí)序波形!

  標(biāo)簽： verilog 語言 方波 仿真

  上傳時(shí)間： 2013-12-27

  上傳用戶：xfbs821

• 用C語言實(shí)現(xiàn)輸出方波免費(fèi)下載

  資源簡介：用C語言實(shí)現(xiàn)輸出方波，頻率和幅度均可以調(diào)節(jié)。程序節(jié)后簡單嚴(yán)謹(jǐn)

  標(biāo)簽： C語言 輸出 方波

  上傳時(shí)間： 2017-08-17

  上傳用戶：奇奇奔奔

• 一個(gè)關(guān)于DES算法的verilog語言實(shí)現(xiàn),包括了各個(gè)實(shí)現(xiàn)模塊以及測試模塊免費(fèi)下載

  資源簡介：一個(gè)關(guān)于DES算法的verilog語言實(shí)現(xiàn),包括了各個(gè)實(shí)現(xiàn)模塊以及測試模塊

  標(biāo)簽： verilog DES 算法 模塊

  上傳時(shí)間： 2014-01-23

  上傳用戶：璇珠官人

• 采用等精度測頻原理的頻率計(jì)的程序與仿真,用verilog語言實(shí)現(xiàn),可以仿真綜合得到所想時(shí)序!免費(fèi)下載

  資源簡介：采用等精度測頻原理的頻率計(jì)的程序與仿真,用verilog語言實(shí)現(xiàn),可以仿真綜合得到所想時(shí)序!

  標(biāo)簽： verilog 仿真 等精度測頻 程序

  上傳時(shí)間： 2016-03-20

  上傳用戶：Altman

• 實(shí)現(xiàn)了USB接口。介紹了如何使用verilog語言實(shí)現(xiàn)USB的程序設(shè)計(jì)。免費(fèi)下載

  資源簡介：實(shí)現(xiàn)了USB接口。介紹了如何使用verilog語言實(shí)現(xiàn)USB的程序設(shè)計(jì)。

  標(biāo)簽： USB verilog 接口 如何使用

  上傳時(shí)間： 2016-05-01

  上傳用戶：ynwbosss

• verilog語言實(shí)現(xiàn)的算端口模塊（Dual_port_ram)免費(fèi)下載

  資源簡介：verilog語言實(shí)現(xiàn)的算端口模塊（Dual_port_ram)

  標(biāo)簽： Dual_port_ram verilog 語言 端口

  上傳時(shí)間： 2014-01-05

  上傳用戶：yzy6007

• 使用verilog 語言產(chǎn)生PWM波。只需要使用處理器或內(nèi)核直接配置相應(yīng)的寄存器就可以輸出PWM波。免費(fèi)下載

  資源簡介：使用verilog 語言產(chǎn)生PWM波。只需要使用處理器或內(nèi)核直接配置相應(yīng)的寄存器就可以輸出PWM波。

  標(biāo)簽： PWM verilog 語言 處理器

  上傳時(shí)間： 2017-01-03

  上傳用戶：zsjzc

• 用verilog語言實(shí)現(xiàn)積分梳狀濾波器(CIC)設(shè)計(jì)免費(fèi)下載

  資源簡介：用verilog語言實(shí)現(xiàn)積分梳狀濾波器(CIC)設(shè)計(jì)

  標(biāo)簽： verilog CIC 語言 積分

  上傳時(shí)間： 2013-12-10

  上傳用戶：佳期如夢

• verilog語言實(shí)現(xiàn)的數(shù)字下變頻設(shè)計(jì)。 在ALTERA的QUARTUS ii下實(shí)現(xiàn)。實(shí)用免費(fèi)下載

  資源簡介：verilog語言實(shí)現(xiàn)的數(shù)字下變頻設(shè)計(jì)。 在ALTERA的QUARTUS ii下實(shí)現(xiàn)。實(shí)用，好用。

  標(biāo)簽： verilog QUARTUS ALTERA 語言

  上傳時(shí)間： 2017-05-07

  上傳用戶：三人用菜

• spi 通信的master部分使用的verilog語言實(shí)現(xiàn)免費(fèi)下載

  資源簡介：spi 通信的master部分使用的verilog語言實(shí)現(xiàn)，可以做為你的設(shè)計(jì)參考。module spi_master(rstb,clk,mlb,start,tdat,cdiv,din, ss,sck,dout,done,rdata);? ? input rstb,clk,mlb,start;? ? input [7:0] tdat;? //transmit data? ? input [1:0] cdiv;? /...

  標(biāo)簽： spi 通信 master verilog

  上傳時(shí)間： 2022-02-03

  上傳用戶：

• AES高級加密算法的verilog語言實(shí)現(xiàn)。同時(shí)附有AES協(xié)議的pdf文檔免費(fèi)下載

  資源簡介：AES高級加密算法的verilog語言實(shí)現(xiàn)。同時(shí)附有AES協(xié)議的pdf文檔，和此代碼的測試程序，可作為一個(gè)IP核直接使用，可減少開發(fā)人員的設(shè)計(jì)時(shí)間。

  標(biāo)簽： AES verilog 加密算法

  上傳時(shí)間： 2014-01-08

  上傳用戶：PresidentHuang

• 51單片機(jī)實(shí)現(xiàn)方波信號可調(diào)輸出免費(fèi)下載

  資源簡介：51單片機(jī)實(shí)現(xiàn)方波信號可調(diào)輸出，顯示輸出頻率和周期，按鍵設(shè)定方波周期，顯示模塊為20S207DA4

  標(biāo)簽： 51單片機(jī) 方波信號 輸出

  上傳時(shí)間： 2013-12-23

  上傳用戶：wfeel

• 采用verilog語言,實(shí)現(xiàn)了FPGA控制視頻芯片的數(shù)據(jù)采集,并將數(shù)據(jù)按幀存儲起來免費(fèi)下載

  資源簡介：采用verilog語言,實(shí)現(xiàn)了FPGA控制視頻芯片的數(shù)據(jù)采集,并將數(shù)據(jù)按幀存儲起來

  標(biāo)簽： verilog FPGA 語言 控制

  上傳時(shí)間： 2013-09-01

  上傳用戶：喵米米米

• 用verilog語言實(shí)現(xiàn)的ARM7處理器的標(biāo)準(zhǔn)內(nèi)核的源代碼程序,nnARM, 具有很好的參考價(jià)值免費(fèi)下載

  資源簡介：用verilog語言實(shí)現(xiàn)的ARM7處理器的標(biāo)準(zhǔn)內(nèi)核的源代碼程序,nnARM, 具有很好的參考價(jià)值

  標(biāo)簽： verilog nnARM ARM7 語言

  上傳時(shí)間： 2015-05-10

  上傳用戶：wanghui2438

• uart的vhdl實(shí)現(xiàn)代碼 分模塊設(shè)計(jì)和狀態(tài)機(jī)設(shè)計(jì) 不錯(cuò)的免費(fèi)下載

  資源簡介：uart的vhdl實(shí)現(xiàn)代碼 分模塊設(shè)計(jì)和狀態(tài)機(jī)設(shè)計(jì) 不錯(cuò)的，用它沒錯(cuò)

  標(biāo)簽： uart vhdl 代碼 分

  上傳時(shí)間： 2014-01-26

  上傳用戶：zhangliming420

• 1024點(diǎn)８位FFT的verilog語言實(shí)現(xiàn)免費(fèi)下載

  資源簡介：1024點(diǎn)８位FFT的verilog語言實(shí)現(xiàn)

  標(biāo)簽： verilog 1024 FFT 語言

  上傳時(shí)間： 2015-06-09

  上傳用戶：ztj182002

• 一個(gè)pci接口的硬件描述語言的實(shí)現(xiàn)源代碼,用verilog語言實(shí)現(xiàn)免費(fèi)下載

  資源簡介：一個(gè)pci接口的硬件描述語言的實(shí)現(xiàn)源代碼,用verilog語言實(shí)現(xiàn)

  標(biāo)簽： verilog pci 接口 硬件描述語言

  上傳時(shí)間： 2015-08-10

  上傳用戶：zhichenglu

• SPI協(xié)議的VHDL/verilog語言實(shí)現(xiàn)。免費(fèi)下載

  資源簡介：SPI協(xié)議的VHDL/verilog語言實(shí)現(xiàn)。

  標(biāo)簽： verilog VHDL SPI 協(xié)議

  上傳時(shí)間： 2015-08-16

  上傳用戶：baiom

• 無線接口及組網(wǎng)的設(shè)計(jì)與實(shí)現(xiàn) 本無線模塊設(shè)計(jì)應(yīng)用于智能卡 POS機(jī)系統(tǒng)免費(fèi)下載

  資源簡介：無線接口及組網(wǎng)的設(shè)計(jì)與實(shí)現(xiàn) 本無線模塊設(shè)計(jì)應(yīng)用于智能卡 POS機(jī)系統(tǒng)

  標(biāo)簽： POS 無線接口 無線 應(yīng)用于

  上傳時(shí)間： 2014-12-02

  上傳用戶：無聊來刷下

• 用verilog語言實(shí)現(xiàn)信號發(fā)生器免費(fèi)下載

  資源簡介：用verilog語言實(shí)現(xiàn)信號發(fā)生器，包括AM，F(xiàn)M,PM，ASK,PSK,FSK調(diào)制。

  標(biāo)簽： verilog 語言 信號發(fā)生器

  上傳時(shí)間： 2013-12-09

  上傳用戶：獨(dú)孤求源

• 采用verilog語言,實(shí)現(xiàn)了FPGA控制視頻芯片的數(shù)據(jù)采集,并將數(shù)據(jù)按幀存儲起來免費(fèi)下載

  資源簡介：采用verilog語言,實(shí)現(xiàn)了FPGA控制視頻芯片的數(shù)據(jù)采集,并將數(shù)據(jù)按幀存儲起來

  標(biāo)簽： verilog FPGA 語言 控制

  上傳時(shí)間： 2013-12-25

  上傳用戶：小鵬

• 用verilog語言實(shí)現(xiàn)的數(shù)據(jù)加密標(biāo)準(zhǔn)代碼,在QUARTUS5.1上仿真過免費(fèi)下載

  資源簡介：用verilog語言實(shí)現(xiàn)的數(shù)據(jù)加密標(biāo)準(zhǔn)代碼,在QUARTUS5.1上仿真過

  標(biāo)簽： verilog QUARTUS 5.1 語言

  上傳時(shí)間： 2014-09-08

  上傳用戶：mpquest

• 用verilog語言實(shí)現(xiàn)DCT編解碼 附有DCT的說明免費(fèi)下載

  資源簡介：用verilog語言實(shí)現(xiàn)DCT編解碼 附有DCT的說明

  標(biāo)簽： DCT verilog 語言 編解碼

  上傳時(shí)間： 2013-11-26

  上傳用戶：change0329

• 用verilog語言實(shí)現(xiàn)了一個(gè)8bit的超前進(jìn)位加法器免費(fèi)下載

  資源簡介：用verilog語言實(shí)現(xiàn)了一個(gè)8bit的超前進(jìn)位加法器，其中包括測試文件。

  標(biāo)簽： verilog 8bit 語言 加法器

  上傳時(shí)間： 2013-12-19

  上傳用戶：alan-ee

• 一個(gè)用verilog語言實(shí)現(xiàn)的包含：鍵盤掃描免費(fèi)下載

  資源簡介：一個(gè)用verilog語言實(shí)現(xiàn)的包含：鍵盤掃描，led驅(qū)動、vga視頻輸出的例子。功能為用鍵盤控制一個(gè)方塊的顯示位置。需要有fpga板子支持。

  標(biāo)簽： verilog 語言 鍵盤掃描

  上傳時(shí)間： 2014-01-10

  上傳用戶：pompey

• verilog語言實(shí)現(xiàn)的Hamming(3,7)編碼器免費(fèi)下載

  資源簡介：verilog語言實(shí)現(xiàn)的Hamming(3,7)編碼器，可用于FPGA實(shí)現(xiàn)

  標(biāo)簽： verilog Hamming 語言 編碼器

  上傳時(shí)間： 2016-05-09

  上傳用戶：lmeeworm

• can控制器的verilog語言實(shí)現(xiàn) （還要更多的說明語言了嗎？我不知道該寫什么了）免費(fèi)下載

  資源簡介：can控制器的verilog語言實(shí)現(xiàn) （還要更多的說明語言了嗎？我不知道該寫什么了）

  標(biāo)簽： verilog can 語言 控制器

  上傳時(shí)間： 2014-01-04

  上傳用戶：Breathe0125

• 用verilog語言實(shí)現(xiàn)了8BIT編碼器.免費(fèi)下載

  資源簡介：用verilog語言實(shí)現(xiàn)了8BIT編碼器.

  標(biāo)簽： verilog 8BIT 語言 編碼器

  上傳時(shí)間： 2016-07-15

  上傳用戶：lgnf

• 用verilog語言實(shí)現(xiàn)了常用3-8譯碼器.免費(fèi)下載

  資源簡介：用verilog語言實(shí)現(xiàn)了常用3-8譯碼器.

  標(biāo)簽： verilog 語言 譯碼器

  上傳時(shí)間： 2014-01-19

  上傳用戶：xg262122

• 用verilog語言實(shí)現(xiàn)了全加器,可綜合可仿真通過免費(fèi)下載

  資源簡介：用verilog語言實(shí)現(xiàn)了全加器,可綜合可仿真通過

  標(biāo)簽： verilog 語言 全加器 仿真

  上傳時(shí)間： 2013-12-25

  上傳用戶：love1314