相 關 資 源

• 數字鎖相環控制產生信號程序詳解以及控制字計算方法免費下載

  資源簡介：數字鎖相環控制產生信號程序詳解以及控制字計算方法

  標簽： 控制 數字鎖相環 信號 程序

  上傳時間： 2016-08-04

  上傳用戶：ztj182002

• 用數字鎖相環電路實現高精度寬范圍頻率控制.pdf免費下載

  資源簡介：鎖相技術相關專輯 38冊 209M用數字鎖相環電路實現高精度寬范圍頻率控制.pdf

  標簽：

  上傳時間： 2014-05-05

  上傳用戶：時代將軍

• 數字鎖相環路原理與應用:全數字鎖相環。根據本資料可以自己編寫代碼在計算機上模擬實現。免費下載

  資源簡介：數字鎖相環路原理與應用:全數字鎖相環。根據本資料可以自己編寫代碼在計算機上模擬實現。

  標簽： 數字 全數字 代碼 鎖相環路

  上傳時間： 2016-11-01

  上傳用戶：edisonfather

• PLL是數字鎖相環設計源程序, 其中, Fi是輸入頻率(接收數據), Fo(Q5)是本地輸出頻率. 目的是從輸入數據中提取時鐘信號(Q5), 其頻率與數據速率一致, 時鐘上升沿鎖定在數據的上升和下降沿免費下載

  資源簡介：PLL是數字鎖相環設計源程序, 其中, Fi是輸入頻率(接收數據), Fo(Q5)是本地輸出頻率. 目的是從輸入數據中提取時鐘信號(Q5), 其頻率與數據速率一致, 時鐘上升沿鎖定在數據的上升和下降沿上；頂層文件是PLL.GDF

  標簽： 數據 Q5 PLL 輸入

  上傳時間： 2014-06-09

  上傳用戶：daguda

• 用VHDL寫的數字鎖相環程序 pll.vhd為源文件 pllTB.vhd為testbench免費下載

  資源簡介：用VHDL寫的數字鎖相環程序 pll.vhd為源文件 pllTB.vhd為testbench

  標簽： vhd testbench pllTB VHDL

  上傳時間： 2014-01-20

  上傳用戶：zwei41

• 數字鎖相環DPLL實例程序免費下載

  資源簡介：數字鎖相環DPLL實例程序，幫助理解PLL的結構和詳細原理

  標簽： DPLL 數字鎖相環 實例程序

  上傳時間： 2014-08-14

  上傳用戶：saharawalker

• 數字鎖相環程序免費下載

  資源簡介：數字鎖相環程序，適合于FM、AM開發 數字鎖相環程序，適合于FM、AM開發

  標簽： 數字鎖相環 程序

  上傳時間： 2015-06-20

  上傳用戶：363186

• 技術文章《自采樣比例積分控制全數字鎖相環的性能分析和實現》有一定參考價值免費下載

  資源簡介：技術文章《自采樣比例積分控制全數字鎖相環的性能分析和實現》有一定參考價值

  標簽： 采樣 比例 控制 全數字

  上傳時間： 2015-08-21

  上傳用戶：silenthink

• 數字鎖相環數學模型,對有研究信號調制的數學建模.免費下載

  資源簡介：數字鎖相環數學模型,對有研究信號調制的數學建模.

  標簽： 數字鎖相環 信號調制 數學模型 數學建模

  上傳時間： 2013-12-25

  上傳用戶：zhaiye

• 一階全數字鎖相環VERLOGIC程序代碼免費下載

  資源簡介：一階全數字鎖相環VERLOGIC程序代碼，調試通過。

  標簽： VERLOGIC 全數字 代碼 鎖相環

  上傳時間： 2013-12-15

  上傳用戶：caixiaoxu26

• 微分器：利用數字鎖相環進行位同步信號提取的關鍵模塊免費下載

  資源簡介：微分器：利用數字鎖相環進行位同步信號提取的關鍵模塊

  標簽： 微分器 位同步 信號 數字鎖相環

  上傳時間： 2014-09-10

  上傳用戶：ccclll

• 數字鎖相環mb1504驅動程序和應用圖紙免費下載

  資源簡介：數字鎖相環mb1504驅動程序和應用圖紙

  標簽： 1504 mb 數字鎖相環 圖紙

  上傳時間： 2016-07-02

  上傳用戶：hongmo

• 一個初步的數字鎖相環程序免費下載

  資源簡介：一個初步的數字鎖相環程序，沒有測試文件，應該可以運行。

  標簽： 數字鎖相環 程序

  上傳時間： 2014-11-18

  上傳用戶：zwei41

• 該程序實現的功能是數字鎖相環的設計。源代碼可以直接進行仿真試驗◎免費下載

  資源簡介：該程序實現的功能是數字鎖相環的設計。源代碼可以直接進行仿真試驗◎

  標簽： 程序 數字鎖相環 仿真試驗 源代碼

  上傳時間： 2016-08-12

  上傳用戶：璇珠官人

• PLL是數字鎖相環設計源程序, 其中, Fi是輸入頻率(接收數據), Fo(Q5)是本地輸出頻率. 目的是從輸入數據中提取時鐘信號(Q5), 其頻率與數據速率一致, 時鐘上升沿鎖定免費下載

  資源簡介：PLL是數字鎖相環設計源程序, 其中, Fi是輸入頻率(接收數據), Fo(Q5)是本地輸出頻率. 目的是從輸入數據中提取時鐘信號(Q5), 其頻率與數據速率一致, 時鐘上升沿鎖定在數據的上升和下降沿上； 頂層文件是PLL.GDF

  標簽： Q5 數據 PLL 輸入

  上傳時間： 2017-07-24

  上傳用戶：璇珠官人

• PLL是數字鎖相環設計源程序, 其中, Fi是輸入頻率(接收數據), 數字鎖相技術在通信領域應用非常廣泛免費下載

  資源簡介：PLL是數字鎖相環設計源程序, 其中, Fi是輸入頻率(接收數據), 數字鎖相技術在通信領域應用非常廣泛，本例用VHDL描述了一個鎖相環作為參考，源碼已經調試過。編譯器synplicty.Fo(Q5)是本地輸出頻率. 目的是從輸入數據中提取時鐘信號(Q5), 其頻率與數據速率一致,...

  標簽： PLL 數字鎖相環 接收 數字

  上傳時間： 2013-12-31

  上傳用戶：hphh

• 全數字鎖相環原程序免費下載

  資源簡介：很好的全數字鎖相環源程序，大家有需要的可以看看

  標簽： 鎖相環

  上傳時間： 2022-07-22

  上傳用戶：

• 用一片CPLD實現數字鎖相環,用VHDL或V語言.rar免費下載

  資源簡介：用一片CPLD實現數字鎖相環,用VHDL或V語言

  標簽： CPLD VHDL 數字鎖相環

  上傳時間： 2013-05-27

  上傳用戶：hewenzhi

• 基于FPGA實現的一種新型數字鎖相環免費下載

  資源簡介：基于FPGA實現的一種新型數字鎖相環

  標簽： FPGA 新型數字 鎖相環

  上傳時間： 2013-08-07

  上傳用戶：2467478207

• 基于FPGA的全數字鎖相環設計免費下載

  資源簡介：基于FPGA的全數字鎖相環設計,內有設計過程和設計思想

  標簽： FPGA 全數字 鎖相環

  上傳時間： 2013-08-13

  上傳用戶：fqscfqj

• 基于FPGA設計數字鎖相環免費下載

  資源簡介：基于FPGA設計數字鎖相環，提出了一種由微分超前/滯后型檢相器構成數字鎖相環的Verilog-HDL建模方案

  標簽： FPGA 數字鎖相環

  上傳時間： 2013-08-19

  上傳用戶：Huge_Brother

• 關于數字鎖相環的一點東西免費下載

  資源簡介：關于數字鎖相環的一點東西,可以下來看看\r\n

  標簽： 數字鎖相環

  上傳時間： 2013-08-26

  上傳用戶：7891

• 數字鎖相環DPLL源程序免費下載

  資源簡介：數字鎖相環DPLL源程序，用cpld編寫，展開后文件比較多，大家請耐心使用。謝謝，多多支持

  標簽： DPLL 數字鎖相環 源程序

  上傳時間： 2013-12-20

  上傳用戶：zl5712176

• 用verilog語言編寫的全數字鎖相環的源代碼,基于fpga平臺免費下載

  資源簡介：用verilog語言編寫的全數字鎖相環的源代碼,基于fpga平臺

  標簽： verilog fpga 語言 編寫

  上傳時間： 2015-06-13

  上傳用戶：wanqunsheng

• 關于數字鎖相環的使用免費下載

  資源簡介：關于數字鎖相環的使用，結合FM,AM的使用來說明

  標簽： 數字鎖相環

  上傳時間： 2013-12-29

  上傳用戶：蟲蟲蟲蟲蟲蟲

• 全數字鎖相環ＶＨＤＬ描述并實現功能仿真免費下載

  資源簡介：全數字鎖相環ＶＨＤＬ描述并實現功能仿真，另附有圖形說明

  標簽： 全數字 鎖相環 功能仿真

  上傳時間： 2014-01-13

  上傳用戶：shawvi

• 直接式數字鎖相環頻率合成器.用ELANIX公司SYSTEMVIEW運行.免費下載

  資源簡介：直接式數字鎖相環頻率合成器.用ELANIX公司SYSTEMVIEW運行.

  標簽： SYSTEMVIEW ELANIX 數字鎖相環 頻率合成器

  上傳時間： 2015-07-18

  上傳用戶：妄想演繹師

• 一種改進的全數字鎖相環設計 一種改進的全數字鎖相環設計免費下載

  資源簡介：一種改進的全數字鎖相環設計 一種改進的全數字鎖相環設計

  標簽： 全數字 鎖相環

  上傳時間： 2013-12-24

  上傳用戶：stampede

• 比較好的技術文章《基于VHDL的全數字鎖相環的設計》有關鍵部分的源代碼。免費下載

  資源簡介：比較好的技術文章《基于VHDL的全數字鎖相環的設計》有關鍵部分的源代碼。

  標簽： VHDL 比較 全數字 分

  上傳時間： 2013-12-24

  上傳用戶：362279997

• 用一片CPLD實現數字鎖相環,用VHDL或V語言.免費下載

  資源簡介：用一片CPLD實現數字鎖相環,用VHDL或V語言.

  標簽： CPLD VHDL 數字鎖相環 語言

  上傳時間： 2013-12-15

  上傳用戶：dsgkjgkjg