近年來隨著大規模集成電路工藝水平的提高,人們在維特比算法及其硬件實現方面作了大量的研究工作.該文詳細闡述了最大似然譯碼和維特比譯碼算法.在深入分析維特比譯算法的基礎上,對其進行改進,提出了SMDO法,并對其進行了存儲量是傳統方法的一半,譯碼延遲比傳統方法小(L-1)倍,仿真結果也證明了其正確性.本維特比譯碼器的硬件采用了先進的現場可編程門陣列(FPGA),文中首先對本設計使用的FPGA器件及開發工具MAX+PLUSIIT 和所使用的編程語言VHDL進行了介紹,然后詳細討論了維特比算法的硬件實現問題,特別是SMDO法.在硬件實現設計中,根據維特比譯碼器約束度的大小,并綜合考慮譯碼速度和所占用的邏輯資源的大小采用了不同的結構.同時,對所提出的新結構進行了軟件和硬件的仿真驗證.通過對仿真結果的分析提出所設計的維特比譯碼器特性與理論分析結果相吻合的結論.
資源簡介：本文提出了一種高速Viterbi譯碼器的FPGA實現方案。這種Viterbi譯碼器的設計方案既可以制成高性能的單片差錯控制器，也可以集成到大規模ASIC通信芯片中，作為全數字接收的一部分。 本文所設計的Viterbi譯碼器采用了基四算法，與基二算法相比，其譯碼速率在理論...
上傳時間： 2013-04-24
上傳用戶：181992417
資源簡介：Viterbi譯碼器的FPGA實現代碼,來在國外大學論壇.
上傳時間： 2017-04-13
上傳用戶：維子哥哥
資源簡介：無線局域網(WLAN,Wireless Local Area Network)是未來移動通信系統的重要組成部分.為了滿足用戶高速率、方便靈活的接入互聯網的需求,WLAN的研究和建設正在世界范圍內如火如荼的展開.由于擺脫了有線連接的束縛,無線局域網具有移動性好、成本低和不會出現線纜故...
上傳時間： 2013-06-19
上傳用戶：xinzhch
資源簡介： 本文對于全并行Viterbi譯碼器的設計及其FPGA實現方案進行了研究，并最終將用FPGA實現的譯碼器嵌入到某數字通信系統之中。 首先介紹了卷積碼及Viterbi譯碼算法的基本原理，并對卷積碼的糾錯性能進行了理論分析。接著介紹了Viterbi譯碼器各個模塊實現的...
上傳時間： 2013-07-30
上傳用戶：13913148949
資源簡介：本文以某型號接收機的應用為背景，主要論述了如何實現基于FPGA的參數化的Viterbi譯碼器的知識產權(IP)核。文中詳細論述了譯碼器的內部結構、VerilogHDL(硬件描述語言)實現、仿真測試等。這些可變的參數包括：碼型、ACS(加比選)單元的數目、軟判決比特數、回溯...
上傳時間： 2013-04-24
上傳用戶：waizhang
資源簡介：三篇關于Viterbi FPGA編譯碼器的優化設計文檔： 1、Viterbi譯碼器的FPGA設計實現與優化.pdf 2、Viterbi譯碼器的低功耗設計.pdf 3、基于FPGA的高速并行Viterbi譯碼器的設計與實現.pdf
上傳時間： 2013-11-27
上傳用戶：邶刖
資源簡介：卷積編碼是深空通信系統和無線通信系統中常用的一種編碼方式。Viterbi碼算法是卷積碼的一種最大似然譯碼算法，它按照最大似然譯碼準則，在網格圖上找出一條最大似然路徑來得到譯碼結果。本設計的主要內容是3比特軟判決Viterbi譯碼器的FPGA實現，設計是采用硬...
上傳時間： 2013-07-02
上傳用戶：壞天使kk
資源簡介：卷積碼是廣泛應用于衛星通信、無線通信等多種通信系統的信道編碼方式。Viterbi算法是卷積碼的最大似然譯碼算法，該算法譯碼性能好、速度快，并且硬件實現結構比較簡單，是最佳的卷積碼譯碼算法。隨著可編程邏輯技術的不斷發展，使用FPGA實現Viterbi譯碼器的設...
上傳時間： 2013-06-24
上傳用戶：myworkpost
資源簡介：Viterbi譯碼器的一種FPGA實現.是一個cs252\r\n的project的result\r\n供大家研究用
上傳時間： 2013-09-06
上傳用戶：dsgkjgkjg
資源簡介：Viterbi譯碼器的一種FPGA實現.是一個cs252 的project的result 供大家研究用
上傳時間： 2013-12-16
上傳用戶：lunshaomo
資源簡介：2_1_9_軟判決Viterbi譯碼器的設計與FPGA實現論文
上傳時間： 2018-03-26
上傳用戶：laurentnov
資源簡介：Viterbi譯碼器的設計與FPGA實現
上傳時間： 2018-03-26
上傳用戶：laurentnov
資源簡介： 本課題首先研究了常規的RS譯碼器的算法，確定在關鍵方程的計算中采用一種新改進的BM算法，然后提出了基于復數基的有限域快速并行乘法器和利用冪指數相減進行除法計算的有限域除法器，通過這些優化方法提高了RS譯碼器的速度，減少了譯碼延時和硬件資源使用...
上傳時間： 2013-06-29
上傳用戶：gokk
資源簡介：本文以Turbo碼譯碼器的FPGA實現為目標，對Turbo碼的迭代譯碼算法及用硬件語言實現其譯碼算法進行了深入研究。 本文首先在理論上對Turbo碼的編譯碼原理進行了深入的研究，并用C語言對其MAP譯碼算法進行了驗證仿真，接著就Turbo碼MAP算法的衍生算法即LOG_MAP和M...
上傳時間： 2013-04-24
上傳用戶：wengtianzhu
資源簡介：可靠通信要求消息從信源到信宿盡量無誤傳輸，這就要求通信系統具有很好的糾錯能力，如使用差錯控制編碼。自仙農定理提出以來，先后有許多糾錯編碼被相繼提出，例如漢明碼，BCH碼和RS碼等，而C。Berrou等人于1993年提出的Turbo碼以其優異的糾錯性能成為通信界...
上傳時間： 2013-04-24
上傳用戶：ziyu_job1234
資源簡介：適合高速Viterbi譯碼器的hdl的設計與實現
上傳時間： 2014-01-19
上傳用戶：aeiouetla
資源簡介：一種OFDM調制解調器的FPGA實現基于現代OFDM的書籍比較少
上傳時間： 2013-08-30
上傳用戶：yzy6007
資源簡介：針對固定碼長Turbo碼適應性差的缺點，以LTE為應用背景，提出了一種幀長可配置的Turbo編譯碼器的FPGA實現方案。該設計可以依據具體的信道環境和速率要求調節信息幀長，平衡譯碼性能和系統時延。方案采用“自頂向下”的設計思想和“自底而上”的實現方法，對 Tu...
上傳時間： 2013-10-28
上傳用戶：d815185728
資源簡介：偽隨機數發生器的FPGA實現與研究，采用了移位寄存器
上傳時間： 2017-05-01
上傳用戶：13681659100
資源簡介：針對固定碼長Turbo碼適應性差的缺點，以LTE為應用背景，提出了一種幀長可配置的Turbo編譯碼器的FPGA實現方案。該設計可以依據具體的信道環境和速率要求調節信息幀長，平衡譯碼性能和系統時延。方案采用“自頂向下”的設計思想和“自底而上”的實現方法，對 Tu...
上傳時間： 2013-10-08
上傳用戶：回電話#
資源簡介：一種OFDM調制解調器的FPGA實現基于現代OFDM的書籍比較少
上傳時間： 2015-09-09
上傳用戶：huql11633
資源簡介：介紹了Viterbi譯碼器的編解碼器的設計，包括decoder.v,encoder.v.control.v,ram.v等，壓縮 包里面有pdf說明
上傳時間： 2013-12-20
上傳用戶：zhichenglu
資源簡介：Viterbi譯碼器的IP核，可以直接編譯使用
上傳時間： 2016-11-03
上傳用戶：希醬大魔王
資源簡介：用于數字下變頻器的 FPGA 實現
上傳時間： 2017-01-13
上傳用戶：songnanhua
資源簡介：RS編譯碼器的DSP實現，首先用MATLAB仿真，最后在DSP上實現
上傳時間： 2017-02-10
上傳用戶：D&L37
資源簡介：卷積編碼器和Viterbi譯碼器的設計與仿真
上傳時間： 2013-12-25
上傳用戶：yoleeson
資源簡介：關于全數字64QAM調制器的FPGA實現的論文
上傳時間： 2017-07-07
上傳用戶：qiaoyue
資源簡介：這是一個交織器/解交織器的FPGA實現，雖然交織器的功能簡單，但是其實現比較復雜
上傳時間： 2013-12-10
上傳用戶：chenxichenyue
資源簡介：該文檔為中頻采樣中希爾伯特變換器的FPGA實現簡介文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………
上傳時間： 2021-11-10
上傳用戶：trh505
資源簡介：本文以Turbo碼編譯碼器的FPGA實現為目標，對Turbo碼的編譯碼算法和用硬件語言將其實現進行了深入的研究。 首先，在理論上對Turbo碼的編譯碼原理進行了介紹，確定了Max-log-MAF算法的譯碼算法，結合CCSDS標準，在實現編碼器時，針對標準中給定的幀長、碼率與交...
上傳時間： 2013-04-24
上傳用戶：haohaoxuexi
