39階FIR濾波器verilog源代碼,用乘法器實現,全并行結構,適合用于在有硬件乘法器的FPGA中實現
資源簡介:8階對稱系數并行FIR濾波器(verilog)用作數字濾波,系數可調。根據實際截止頻率決定。
上傳時間: 2013-12-12
上傳用戶:cylnpy
資源簡介:16階FIR濾波器--本設計用verilog HDL語言串行DA算法實現16階有限頻率響應濾波器!
上傳時間: 2016-11-26
上傳用戶:moshushi0009
資源簡介: 隨著雷達、圖像、通信等領域對信號高速處理的要求,研究人員正尋求高速的數字信號處理算法,以滿足這種高速地處理數據的需要。常用的高速實時數字信號處理的器件有ASIC、可編程的數字信號處理芯片、FPGA,等等。 本文研究了時域FPGA上實現高速高階FIR...
上傳時間: 2013-07-18
上傳用戶:yt1993410
資源簡介:在matlab下用DSPbuilder實現的16階FIR濾波器
上傳時間: 2014-01-18
上傳用戶:hgy9473
資源簡介:IEEE文章仿真FIR濾波器,附帶源代碼程序,便于理解與深入學習.
上傳時間: 2016-02-07
上傳用戶:silenthink
資源簡介:17階FIR濾波器VHDL代碼及說明文檔 下載立即可以仿真
上傳時間: 2013-12-21
上傳用戶:bruce5996
資源簡介:5階fir濾波器,有詳細的程序和附有文檔,5階fir濾波器,有詳細的程序和附有文檔
上傳時間: 2016-08-25
上傳用戶:遠遠ssad
資源簡介:ICETEK-VC5509-A FIR濾波器設計源代碼
上傳時間: 2016-11-11
上傳用戶:zhaoq123
資源簡介:fir濾波器-verilog,基于verilog的fir濾波器源碼
上傳時間: 2016-12-14
上傳用戶:李彥東
資源簡介:基于TMS320F2812的128階FIR濾波器調試程序,給定14比特AD采樣數據,在CCS3.1環境下調試通過
上傳時間: 2014-12-03
上傳用戶:yzhl1988
資源簡介:本人提供的是利用MATLAB語言設計FIR濾波器的源代碼
上傳時間: 2017-01-27
上傳用戶:變形金剛
資源簡介:vhdl代碼 實現16階fir濾波器,可以仿真通過
上傳時間: 2014-01-08
上傳用戶:
資源簡介:基于芯片TMS320C5500的40階FIR濾波器的C程序代碼,已測試通過
上傳時間: 2014-11-05
上傳用戶:yuzsu
資源簡介:在數字濾波器中,FIR濾波器是一種結構簡單且總是穩定的濾波器,同時也只有FIR濾波器擁有線性相位的特性。傳統的直接型濾波器運算速度過慢,而改進型的DA結構的濾波器需要過高的芯片面積消耗大量的邏輯資源很難達到運算速度以及邏輯資源節約的整體優化。本文提...
上傳時間: 2014-12-28
上傳用戶:feilinhan
資源簡介:在數字濾波器中,FIR濾波器是一種結構簡單且總是穩定的濾波器,同時也只有FIR濾波器擁有線性相位的特性。傳統的直接型濾波器運算速度過慢,而改進型的DA結構的濾波器需要過高的芯片面積消耗大量的邏輯資源很難達到運算速度以及邏輯資源節約的整體優化。本文提...
上傳時間: 2014-01-02
上傳用戶:waizhang
資源簡介:verilog寫的39階通帶為20KHz的半帶fir濾波器,經測試正確。
上傳時間: 2013-12-27
上傳用戶:牛布牛
資源簡介:用verilog 代碼編寫的179階FIR數字濾波器,采用分布式算法實現
上傳時間: 2015-10-03
上傳用戶:zwei41
資源簡介:一個3階的32位抽取的cic濾波器的verilog源代碼
上傳時間: 2016-02-21
上傳用戶:wmwai1314
資源簡介:用verilog實現fir濾波器,實現了一個8階的fir濾波器
上傳時間: 2014-12-22
上傳用戶:qb1993225
資源簡介:本文主要分析了FIR數字濾波器的基本結構和硬件構成特點,簡要介紹了FIR濾波器實現的方式優缺點 結合Altera公司的Stratix系列產品的特點,以一個基于MAC的8階FIR數字濾波器的設計為例,給出了使用verilog硬件描述語言進行數字邏輯設計的過程和方法,并且在Quartus...
上傳時間: 2017-01-24
上傳用戶:Miyuki
資源簡介:FIR濾波器的verilog實現,實現6級流水線的程序設計。
上傳時間: 2015-06-02
上傳用戶:sjyy1001
資源簡介:設計一個線性相位FIR濾波器(31階) 輸入8位,輸出8位,H(n)={1,2,0,-2,-2,1,6,6,-1,-13,-21,-11,22,69,111,128,111,……2,1} H(n)具有對稱性。 輸入信號范圍 [±99,0,0,0, ±70,0,0,0, ±99,0,0,0, ±70,…]
上傳時間: 2015-06-05
上傳用戶:sqq
資源簡介:一個采用Matlab編寫的設計FIR濾波器的教程和源代碼,便于新手學習設計濾波器和數字信號處理。
上傳時間: 2015-06-21
上傳用戶:水中浮云
資源簡介:基本FIR濾波器的VHDL源代碼及其測試程序。
上傳時間: 2015-08-16
上傳用戶:yuanyuan123
資源簡介:用verilog編寫的fir濾波器程序,開發環境可以用ise quartus或active hdl等
上傳時間: 2015-08-21
上傳用戶:英雄
資源簡介:用verilog寫的FIR濾波器,不錯可以
上傳時間: 2015-08-21
上傳用戶:清風冷雨
資源簡介:FIR濾波器的行為級VHDL源代碼,可以任意修改濾波器級數,濾波器系數的精度為16比特。
上傳時間: 2015-09-21
上傳用戶:jqy_china
資源簡介:verilog 編寫的fir濾波器,可以實現fir濾波器的功能
上傳時間: 2014-09-08
上傳用戶:gundamwzc
資源簡介:提出了一種基于FPGA的高階高速F IR濾波器的設計與實現方法。通過一個169階的均方根 升余弦滾降濾波器的設計,介紹了如何應用流水線技術來設計高階高速F IR濾波器,并且對所設計的 FIR濾波器性能、資源占用進行了分析。
上傳時間: 2015-11-19
上傳用戶:jkhjkh1982
資源簡介:11 階FIR 數字濾波器,verolog描述,通過modelsim 6.0 仿真,Quartue綜合
上傳時間: 2015-11-20
上傳用戶:邶刖