帶異步清0、異步置1 的D 觸發器實現,工程均已建好,可以直接在quartus2中運行
資源簡介:實現D觸發器的基本功能,D觸發器的功能是時鐘信號為上升沿時檢測輸入信號并將其賦值給輸出信號并維持到下一個上升沿(壓縮包內為所有MAXPLUS2程序)
上傳時間: 2014-01-17
上傳用戶:lizhizheng88
資源簡介:用VHDL原理圖輸入的方法實現d觸發器的功能
上傳時間: 2014-08-20
上傳用戶:jqy_china
資源簡介:D觸發器實現二分頻器
上傳時間: 2013-10-07
上傳用戶:dragonhaixm
資源簡介:D觸發器的設計 主要用在時序電路中。 所用語言為verilog HDL.
上傳時間: 2014-06-23
上傳用戶:ywqaxiwang
資源簡介:verilog實現,UDP描述帶有異步復位的正邊沿觸發D觸發器,test測試通過
上傳時間: 2013-12-27
上傳用戶:yulg
資源簡介:自己剛編寫的vhdl語言來實現的D觸發器,自我感覺還可以,也通過了編譯,如果有需要就下載去看看吧
上傳時間: 2014-01-18
上傳用戶:asasasas
資源簡介:由VHDL 語言實現的D觸發器利用的是QUARTUES環境已經得到驗證
上傳時間: 2014-01-02
上傳用戶:水中浮云
資源簡介:里用單片機、2個計數器以及D觸發器對被測信號脈沖與標準信號脈沖利用單片機、2個計數器以及D觸發器對被測信號脈沖與標準信號脈沖,同時計數,實現頻率測量功能。在保證產品質量和提高產品功能的同時降低制作成本, 對產品進行簡化設計。
上傳時間: 2014-07-04
上傳用戶:大三三
資源簡介:里用單片機、2個計數器以及D觸發器對被測信號脈沖與標準信號脈沖利用單片機、2個計數器以及D觸發器對被測信號脈沖與標準信號脈沖,同時計數,實現頻率測量功能。在保證產品質量和提高產品功能的同時降低制作成本, 對產品進行簡化設計。
上傳時間: 2013-12-31
上傳用戶:jiahao131
資源簡介:里用單片機、2個計數器以及D觸發器對被測信號脈沖與標準信號脈沖利用單片機、2個計數器以及D觸發器對被測信號脈沖與標準信號脈沖,同時計數,實現頻率測量功能。在保證產品質量和提高產品功能的同時降低制作成本, 對產品進行簡化設計。
上傳時間: 2013-12-01
上傳用戶:大三三
資源簡介:用PSPICE仿真的D觸發器,實現的功能和數字電路中D觸發器一致。程序完整,可直接測試。
上傳時間: 2016-06-14
上傳用戶:psppsp123123
資源簡介:用verilog實現的以太網接口!!!!!!!!!!!!!!!!!!
上傳時間: 2013-07-13
上傳用戶:LSPSL
資源簡介:verilog實現一個AGC模塊,信號輸入位寬16位,通過統計64個輸入完成其功率的統計,然后根據功率大小對信號進行縮放。
上傳時間: 2013-06-09
上傳用戶:sc965382896
資源簡介:使用verilog實現基于FPGA的SDRAM控制器
上傳時間: 2013-08-08
上傳用戶:litianchu
資源簡介:用verilog實現的串口收發數據程序,已經調試通過
上傳時間: 2013-08-21
上傳用戶:lixinxiang
資源簡介:verilog實現的DDS正弦信號發生器和測頻測相模塊,DDS模塊可產生兩路頻率和相位差均可預置調整的值正弦波,頻率范圍為20Hz-5MHz,相位范圍為0°-359°,測量的數據通過引腳傳輸給單片機,單片機進行計算和顯示。
上傳時間: 2013-08-28
上傳用戶:asdfasdfd
資源簡介:用verilog實現基于FPGA的通用分頻器
上傳時間: 2013-08-30
上傳用戶:xingyuewubian
資源簡介:D觸發器工作原理
上傳時間: 2014-01-09
上傳用戶:sammi
資源簡介:D觸發器組成的_2N_1_2分頻電路
上傳時間: 2013-10-12
上傳用戶:lyy1234
資源簡介:帶有異步復位端的D觸發器#2
上傳時間: 2014-12-23
上傳用戶:caiqinlin
資源簡介:用verilog實現8255芯片功能
上傳時間: 2013-10-31
上傳用戶:sunjet
資源簡介:了解各種D觸發器
上傳時間: 2013-10-09
上傳用戶:shawvi
資源簡介:了解各種D觸發器
上傳時間: 2013-10-29
上傳用戶:wwwe
資源簡介:verilog實現ALU的源代碼,并提供了一個詳細的測試平臺!
上傳時間: 2015-03-23
上傳用戶:aysyzxzm
資源簡介:大學計算機數字邏輯實驗作業 用Multisim仿真軟件編寫 計數器 用雙D觸發器74Ls74構成四位二進制串行計數器 二分頻計數原理
上傳時間: 2014-01-21
上傳用戶:wyc199288
資源簡介:MD5算法的verilog實現,同時包含有testbench。
上傳時間: 2014-01-09
上傳用戶:1159797854
資源簡介:verilog 實現的jtag ip模塊 包括了測試程序
上傳時間: 2014-12-08
上傳用戶:葉山豪
資源簡介:用verilog實現濾波器的功能,通過軟件綜合仿真,在利用FPGA實現
上傳時間: 2013-12-14
上傳用戶:lanhuaying
資源簡介:8路鍵盤D觸發器的應用,提供了相關電路設計圖以及擦c源代碼
上傳時間: 2015-05-01
上傳用戶:wangyi39
資源簡介:計算器芯片的verilog實現代碼! 時序仿真成功
上傳時間: 2015-05-10
上傳用戶:三人用菜