傳統的人工耳蝸語音處理器采用ASIC設計，投入成本高，可移植性差，設計了一種基于TMS320VC5509A的人工耳蝸語音處理器。該處理器采用雙麥克風接受語音信號，實現了語音信號的自適應噪聲消除和CIS （Continuous Interleaved Sampling） 方案。同一段語音由DSP采樣處理得到的刺激脈沖與MATLAB采樣處理的結果基本相同。實驗結果表明，基于DSP的人工耳蝸語音處理器能實現語音信號中噪聲的消除并得到良好的刺激脈沖。
標簽： DSP 人工耳蝸 語音處理器
上傳時間： 2013-10-22
上傳用戶：23333
一階IIR數字濾波器時域濾波效果模擬tzl1963摘要－ 供初學如何設計實際的數字濾波器參考。一，基本概念FIR Filter－有限長單位脈沖響應濾波器，傳遞函數：Σ−=−=10)()(NnnznhzH ； （1）)(nh是一個有限長序列。IIR Filter－無限長單位脈沖響應濾波器，傳遞函數： ΣΣ=−=−−=NiiNiizbzazH01011)( ； （2）二，沖激響應不變法設模擬濾波器的沖激響應是h，取樣周期是T，則它的取樣沖擊響應是。又設數字濾波器的沖擊響應是。如果讓 )(tA)(n)(nThAh)(nh= (3) )(nThA這就是沖激響應不變法，物理概念就是讓數字濾波器的沖激響應等于對應的模擬濾波器沖激響應的抽樣函數。模擬濾波器的傳遞函數是它的沖激函數的拉氏變換，數字濾波器的傳遞函數的它的沖激函數的z變換。
標簽： IIR 數字濾波器 時域 濾波
上傳時間： 2013-11-20
上傳用戶：gaome
在數字濾波器中，FIR濾波器是一種結構簡單且總是穩定的濾波器，同時也只有FIR濾波器擁有線性相位的特性。傳統的直接型濾波器運算速度過慢，而改進型的DA結構的濾波器需要過高的芯片面積消耗大量的邏輯資源很難達到運算速度以及邏輯資源節約的整體優化。本文提出了一種基于RAG算法的FIR濾波器，與傳統的基于DA算法的濾波器結構的濾波器相比，RAG算法簡化了FIR濾波器乘法模塊的結構，減少了邏輯資源的消耗和硬件實現面積，提高了計算速度。本文設計的16階FIR濾波器用VerilogHDL進行描述，并綜合到Altera公司的CycloneⅡ系列FPGA中。仿真實驗表明基于RAG算法的FIR濾波器達到了邏輯資源的節約和運算速度的提高的整體優化效果。
標簽： FPGA FIR 濾波器 優化算法
上傳時間： 2014-12-28
上傳用戶：feilinhan
SOPC基礎實驗一、LED閃爍實驗。
標簽： SOPC LED 基礎實驗 閃爍
上傳時間： 2013-10-18
上傳用戶：wweqas
針對傳統語音通信系統存在的地址編碼繁雜、通信模式單一、難于維護的缺陷，設計了一款適用于工業現場的多功能語音通信系統。在排隊論的基礎上,對CAN總線語音通信系統進行了理論分析，重點介紹了CAN總線的軟硬件設計。對系統的性能測試結果表明，系統的CAN幀丟失率<0.5‰,語音質量能通過主觀試聽和客觀測試,整體系統工作良好。
標簽： CAN 總線 語音通信 系統設計
上傳用戶：aa54
該文主要討論在基于軟件無線電的認知系統中，軟件無線電平臺和認知引擎的接口實現。文中提出了一種基于XML語言描述的接口實現方法，并簡單舉例說明了如何對軟件無線電平臺處理能力和認知引擎配置參數進行描述，進而又闡述了軟件定義無線電平臺與認知引擎間的信息傳遞方式。文章為在軟件定義無線電臺上構建認知無線電提供了一種簡單，可行的實現方法，同時提高了認知無線通信系統的開放性。
標簽： 認知無線電 頻率合成器
上傳時間： 2013-10-29
上傳用戶：xuan‘nian
為了研制一種鎖定時間短、相位噪聲低、雜散抑制度高的頻率合成技術，采用了直接數字式頻率合成器（DDS）驅動鎖相環（PLL）的結構。該頻率合成器綜合了DDS頻率轉換速度快、頻率分辨率高和PLL輸出頻帶寬、輸出雜散低的優點。基于該結構研制實現了輸出頻率范圍為700～800 MHz的寬帶頻率合成器，實驗結果表明該頻率合成器掃描模式Δf=1 MHz鎖定時間不超過20 μs，跳頻模式Δf=50 MHz的定時間不超過30 μs，近端雜散抑制度優于-50 dBc。
標簽： 軟件無線電 認知引擎 接口 實現方法
上傳用戶：assef
通過分析流水線結構和單周期結構的片上網絡路由器，提出了一種低延時片上網絡路由器的設計，并在SMIC 0.13um Mixed-signal/RF 1.2V/3.3V工藝進行流片驗證。芯片測試結果表明，該路由器可以在300 MHz時鐘頻率下工作，并且在相同負載下，與其他結構的路由器相比較，其能夠在較低延時下完成數據包傳送功能。
標簽： 低延時 片上網絡 路由器
上傳用戶：bakdesec
大部分傳統的位同步器是針對固定位速率遙測系統來設計的，這不能滿足一些可變位速率遙測接收機的需求。因此，提出一種基于FPGA實現的位同步器的設計，它能適應不同位速率的遙測系統。同時，對這種位同步器的實現進行了仿真，驗證其正確性和可實現性。
標簽： 速率 位同步器 仿真
上傳時間： 2013-11-01
上傳用戶：qb1993225
多徑干擾信號是導航接收機測量過程中遇到的主要誤差源之一。針對Galileo系統以及GPS現代化過程中擬使用的BOC調制信號，研究了基于Strobe相關的BOC信號跟蹤過程中的多徑抑制方法。分析了多徑效應對碼跟蹤精度的影響，從鑒相函數入手，提出了一種新的En-Strobe相關法。運用窄相關法、Strobe相關法和En-Strobe相關法對BOC（1，1）信號和CBOC（6，1，1/11）信號進行多徑抑制性能分析。仿真結果表明En-Strobe相關法在中短延遲的情況下能夠很好的抑制多徑誤差，且性能優于窄相關法和Strobe相關法。
標簽： Strobe BOC 信號 多徑
上傳時間： 2013-10-25
上傳用戶：腳趾頭
蟲蟲下載站版權所有 京ICP備2021023401號-1
