<input id="qws8s"></input>
FPGA 開(kāi)發(fā)板源碼。芯片為Mars EP1C6F.VHDL語(yǔ)言。可實(shí)現(xiàn)一些基本的功能。如乘法器、加法器、多路選擇器等。
標(biāo)簽： FPGA Mars VHDL EP
上傳時(shí)間： 2017-05-25
上傳用戶：shizhanincc
一種新的turbo碼的交織編碼器的vhdl設(shè)計(jì)，用的是螺旋輸入。
標(biāo)簽： turbo vhdl 編碼器
上傳時(shí)間： 2013-12-21
上傳用戶：hongmo
8位全加器的VHDL語(yǔ)言描述，有需要的頂一下。
標(biāo)簽： VHDL 8位 全加器 語(yǔ)言
上傳時(shí)間： 2017-05-30
上傳用戶：aysyzxzm
分頻器的vhdl描述，在源代碼中完成對(duì)時(shí)鐘信號(hào)CLK的2分頻,4分頻,8分頻,16分頻
標(biāo)簽： vhdl 分頻器
上傳時(shí)間： 2014-01-16
上傳用戶：奇奇奔奔
VHDL的寄存器讀寫(xiě)參考，可自己根據(jù)要求重新修改，本示范只做參考用
標(biāo)簽： VHDL 寄存器 讀寫(xiě)
上傳時(shí)間： 2013-12-09
上傳用戶：417313137
基于VHDL語(yǔ)言的循環(huán)碼編碼器的程序，以一個(gè)（15，6）循環(huán)碼為例
標(biāo)簽： VHDL 語(yǔ)言 循環(huán)碼 編碼器
上傳時(shí)間： 2014-01-12
上傳用戶：xwd2010
一個(gè)vhdl實(shí)現(xiàn)的hamming碼編碼器
標(biāo)簽： hamming vhdl 編碼器
上傳時(shí)間： 2014-12-04
上傳用戶：bjgaofei
這是一個(gè)用vhdl硬件描述語(yǔ)言實(shí)現(xiàn)的乘法器而不是多路選擇器
標(biāo)簽： vhdl 硬件描述語(yǔ)言 乘法器 多路
上傳時(shí)間： 2013-12-31
上傳用戶：songyue1991
這是一個(gè)用vHDL語(yǔ)言實(shí)現(xiàn)的移位器，可以實(shí)現(xiàn)移位功能
標(biāo)簽： vHDL 語(yǔ)言 移位器
上傳時(shí)間： 2014-07-04
上傳用戶：gxrui1991
數(shù)控分頻器的輸出信號(hào)頻率為輸入數(shù)據(jù)的函數(shù)。用傳統(tǒng)的方法設(shè)計(jì),其設(shè)計(jì)過(guò)程和電路都比較復(fù)雜,且設(shè)計(jì)成 果的可修改性和可移植性都較差。基于VHDL 的數(shù)控分頻器設(shè)計(jì),整個(gè)過(guò)程簡(jiǎn)單、快捷,極易修改,可移植性強(qiáng)。他可利用 并行預(yù)置數(shù)的加法計(jì)數(shù)器和減法計(jì)數(shù)器實(shí)現(xiàn)。廣泛應(yīng)用于電子儀器、樂(lè)器等數(shù)字電子系統(tǒng)中。
標(biāo)簽： VHDL 數(shù)控 分頻器 修改
上傳時(shí)間： 2014-11-29
上傳用戶：1051290259
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<input id="22qw6"></input>
