相 關(guān) 資 源

• 分頻器的vhdl描述免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時間：

  上傳用戶：

• 常用2、4、6及任意偶數(shù)分頻器的vhdl代碼實現(xiàn)（原創(chuàng)）免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時間：

  上傳用戶：

• 常用1、3、5及任意奇數(shù)分頻器的vhdl代碼實現(xiàn)（原創(chuàng)）免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時間：

  上傳用戶：

• 任意整數(shù)分頻器的vhdl源程序,放心使用. 無版權(quán)問題,歡迎copy.免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時間：

  上傳用戶：

• 這是用vhdl語言寫的32位分頻器的程序免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時間：

  上傳用戶：

• 任意N進(jìn)制分頻器的標(biāo)準(zhǔn)vhdl代碼（原創(chuàng)）免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時間：

  上傳用戶：

• 介紹了各種分頻器的設(shè)計免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時間：

  上傳用戶：

• 數(shù)控分頻器的輸出信號頻率為輸入數(shù)據(jù)的函數(shù)。用傳統(tǒng)的方法設(shè)計,其設(shè)計過程和電路都比較復(fù)雜,且設(shè)計成 果的可修改性和可移植性都較差。基于vhdl 的數(shù)控分頻器設(shè)計,整個過程簡單、快捷,極易修改,可移植性免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時間：

  上傳用戶：

• 包括各種類型存儲器的vhdl描述免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時間：

  上傳用戶：

• 8位全加器的vhdl描述免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時間：

  上傳用戶：

• 這是一種描述加法器的vhdl描述。已經(jīng)試用過。免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時間：

  上傳用戶：

• 一個典型的時序元件D觸發(fā)器的vhdl描述,希望對大家有幫助免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時間：

  上傳用戶：

• 用例化語句和case語句編寫的全加器的vhdl描述。免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時間：

  上傳用戶：

• 基于Quartus II的數(shù)控分頻器的項目設(shè)計免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時間：

  上傳用戶：

• 基于CPLD-FPGA的半整數(shù)分頻器的設(shè)計免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時間：

  上傳用戶：

• 用VerilogHDL實現(xiàn)基于FPGA的通用分頻器的設(shè)計免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時間：

  上傳用戶：

• 用VerilogHDL實現(xiàn)基于FPGA的通用分頻器的設(shè)計免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時間：

  上傳用戶：

• 自己編的一個分頻器的程序模版 雖然原理很簡單免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時間：

  上傳用戶：

• 基于CPLD-FPGA的半整數(shù)分頻器的設(shè)計免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時間：

  上傳用戶：

• 帶分頻器的bcd計數(shù)電路設(shè)計免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時間：

  上傳用戶：

• 關(guān)于用觸發(fā)器構(gòu)建簡單分頻器的介紹文檔免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時間：

  上傳用戶：

• 一個基于CPLD/FPGA的半整數(shù)分頻器的設(shè)計的文檔資料免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時間：

  上傳用戶：

• 數(shù)控分頻器的設(shè)計數(shù)控分頻器的功能就是當(dāng)在輸入端給定不同輸入數(shù)據(jù)時免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時間：

  上傳用戶：

• 數(shù)控分頻器的設(shè)計 數(shù)控分頻器的功能就是當(dāng)在輸入端給定不同輸入數(shù)據(jù)時免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時間：

  上傳用戶：

• 半整數(shù)分頻器的設(shè)計 請不要上傳有版權(quán)爭議的內(nèi)容和木馬病毒代碼免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時間：

  上傳用戶：

• 本系統(tǒng)采用51單片機(jī)和一些用做分頻器的數(shù)字芯片免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時間：

  上傳用戶：

• 半整數(shù)分頻器的實現(xiàn)（verilog）免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時間：

  上傳用戶：

• 各種分頻器的VerilogHDL語言編寫免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時間：

  上傳用戶：

• 本文介紹了兩種分頻系數(shù)為整數(shù)或半整數(shù)的可控分頻器的設(shè)計方法。其中之一可以實現(xiàn)50％的奇數(shù)分頻。利用vhdl語言編程免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時間：

  上傳用戶：

• 本文主要介紹了50％占空比三分頻器的三種設(shè)計方法免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時間：

  上傳用戶：