基于vhdl的分頻器設計，分頻器在數字系統設計中應用頻繁
標簽： vhdl 分頻器
上傳時間： 2017-03-31
上傳用戶：腳趾頭
用VHDL語言實現半加器。已經通過編譯和仿真
標簽： VHDL 語言 半加器 仿真
上傳時間： 2013-12-30
上傳用戶：cc1915
使用Vhdl語言實現數字電路全加器功能，算法比較簡單，供初學者參考。
標簽： Vhdl 語言 數字電路 全加器
上傳時間： 2013-12-10
上傳用戶：lhw888
VHDL實現的桶型移位器，能在一個時鐘周期實現對數據的（0－12位）算術右移
標簽： VHDL 移位器
上傳時間： 2017-04-16
上傳用戶：hustfanenze
在 MAX+PLUS II開發環境下采用 VHDL語言 設計并實現了電表抄表器 討論了系統的四個 組成模塊的設計和 VHDL 的實現 每個模塊采用 RTL 級描述 整體的生成采用圖形輸入法 通過波形仿真 下載芯片測試 完成了抄表器的功能
標簽： VHDL PLUS MAX RTL
上傳時間： 2013-12-26
上傳用戶：myworkpost
VHDL基礎 數據對象 搶答器 適合新手
標簽： VHDL 數據 對象 搶答器
上傳時間： 2014-01-02
上傳用戶：wsf950131
基于VHDL的數字競賽搶答器的設計及其仿真
標簽： VHDL 數字 搶答器 仿真
上傳時間： 2017-05-10
上傳用戶：1109003457
對電機的編碼器輸入的正交編碼信號進行4倍頻處理 ，生成一個新的計數脈沖 ，同時判斷電機的轉動方向，輸出一個方向標志電平信號，從而可以讓DSP知道電機的轉速和方向。
標簽： 電機 正 信號 倍頻
上傳時間： 2013-12-08
上傳用戶：aappkkee
采用FPGA 實現π/ 4 DQPSK調制器-- 北 方 交 通 大 學 學 報
標簽： DQPSK FPGA 調制器
上傳時間： 2014-12-03
上傳用戶：ruan2570406
基于VHDL設計的在quarters2上的循環碼編碼器
標簽： quarters2 VHDL 循環碼 編碼器
上傳時間： 2017-05-18
上傳用戶：曹云鵬
蟲蟲下載站版權所有 京ICP備2021023401號-1
