雷達顯控終端作為對雷達數(shù)據(jù)的直觀表述，是各種雷達系統(tǒng)中的重要組成部分。該文對Direct3D 和雷達顯示器進行介紹，并在此基礎(chǔ)上，提出一種新的基于VC++和Direct3D 的雷達P 型顯示器仿真模型
上傳時間： 2013-06-19
上傳用戶：
近年來，隨著控制系統(tǒng)規(guī)模的擴大和總線技術(shù)的發(fā)展，對數(shù)據(jù)采集和傳輸技術(shù)提出了更高的要求。目前，很多設(shè)備需要實現(xiàn)從單串口通信到多路串口通信的技術(shù)改進。同時，隨著以太網(wǎng)技術(shù)的發(fā)展和普及，這些設(shè)備的串行數(shù)據(jù)需要通過網(wǎng)絡(luò)進行傳輸，因而有必要尋求一種解決方案，以實現(xiàn)技術(shù)上的革新。 本文分別對串行通信和基于TCP/IP協(xié)議的以太網(wǎng)通信進行研究和分析，在此基礎(chǔ)上，設(shè)計一個嵌入式系統(tǒng)一基于APM處理器的多路串行通信與以太網(wǎng)通信系統(tǒng)，來實現(xiàn)F8-DCS系統(tǒng)中多路串口數(shù)據(jù)采集和以太網(wǎng)之間的數(shù)據(jù)傳輸。主要作了如下工作：首先，分析了當前串行通信的應(yīng)用現(xiàn)狀和以太網(wǎng)技術(shù)的發(fā)展動態(tài)，通過比較傳統(tǒng)的多路串口通信系統(tǒng)的優(yōu)缺點，設(shè)計出了一種采用CPID技術(shù)和CAN總線技術(shù)相結(jié)合的新型技術(shù)，并結(jié)合F8-DCS系統(tǒng)數(shù)據(jù)量大和實時性高的特點，對串行通訊幀同步的方法進行了詳細的研究。然后，根據(jù)課題的實際需求，對系統(tǒng)進行總體設(shè)計和功能模塊劃分，并詳細介紹了基于ARM7處理器的多路串口通信接口、以太網(wǎng)通信接口以及二者之間的數(shù)據(jù)傳輸接口的電路設(shè)計。在軟件設(shè)計上，對系統(tǒng)的啟動代碼、串行通信協(xié)議、串口驅(qū)動以及多串口與網(wǎng)口間雙向數(shù)據(jù)傳輸?shù)冗M行了詳細的論述。最后，將上述技術(shù)應(yīng)用于某大型火電廠主機F8-DCS系統(tǒng)I/O通訊網(wǎng)絡(luò)的測試與分析，達到了設(shè)計要求。
上傳時間： 2013-07-31
上傳用戶：aeiouetla
stc12c5a60s2系列仿真器使用說明書
上傳時間： 2013-06-28
上傳用戶：徐孺
光纖布拉格光柵(Fiber Bragg Grating)傳感器是近幾年光纖傳感技術(shù)領(lǐng)域的研究熱點，光纖光柵傳感器可以工作在強電磁場、高溫有腐蝕性的以及有爆炸危險性的惡劣環(huán)境中，且易于將多個光纖光柵串聯(lián)在一起構(gòu)成光纖光柵陣列，實現(xiàn)分布式傳感，這是其他傳感元件所不及的。 本文設(shè)計了光纖光柵傳感網(wǎng)絡(luò)可調(diào)諧法布里-珀羅(Fabry-Perot)腔解調(diào)測試系統(tǒng)。系統(tǒng)主要分光路和電路兩部分，在光路部分，研究了光纖光柵解調(diào)技術(shù)，分析和比較了幾種常見的波長解調(diào)方法，由于F-P腔調(diào)諧范圍寬，可以實現(xiàn)多點測量，因此決定采用可調(diào)諧F．P腔法進行信號解調(diào)。對可調(diào)諧 F-P腔解調(diào)法做了理論分析和研究，并通過Matlab仿真對影響F-P濾波效果的腔長和反射率兩個參數(shù)進行了優(yōu)化設(shè)計。在電路部分，首先設(shè)計整形電路將光電探測器的輸出信號整形成矩形脈沖信號，設(shè)計了計算中心波長的方法，最后搭建了硬件電路來驗證中心波長的計算方法。硬件電路以 Philips公司的 LPC2214 為核心處理器。該硬件電路包括電源電路，復(fù)位電路，串口電路，JTAG 調(diào)試接口，數(shù)碼管顯示等。軟件方面，設(shè)計了相關(guān)的軟件程序和模擬信號源，最后利用模擬信號源作為該解調(diào)測試系統(tǒng)的信號進行實驗驗證，得出實驗數(shù)據(jù)，經(jīng)過分析驗證了該解調(diào)測試系統(tǒng)的可行性。
標簽： ARM 光纖光柵 傳感網(wǎng)絡(luò) 解調(diào)器
上傳時間： 2013-05-26
上傳用戶：hooooor
基于Multisim的計算機組成原理實驗仿真.pdf
上傳時間： 2013-05-17
上傳用戶：6546544
實現(xiàn)了三相異步電機的svpwm的仿真，效果很好，自己調(diào)通并使用
上傳時間： 2013-07-08
上傳用戶：1427796291
ADC0808的數(shù)字電壓表C語言-仿真實例
標簽： 0808 ADC 數(shù)字電壓表 C語言
上傳時間： 2013-04-24
上傳用戶：ljt101007
MATLAB仿真通信PSK誤碼分析，主要用來測試SNR從0到10時的系統(tǒng)性能-MATLAB simulation PSK communication error analysis
上傳時間： 2013-04-24
上傳用戶：924484786
本文提出了一種高速Viterbi譯碼器的FPGA實現(xiàn)方案。這種Viterbi譯碼器的設(shè)計方案既可以制成高性能的單片差錯控制器，也可以集成到大規(guī)模ASIC通信芯片中，作為全數(shù)字接收的一部分。 本文所設(shè)計的Viterbi譯碼器采用了基四算法，與基二算法相比，其譯碼速率在理論上約提升一倍。加一比一選單元是Viterbi譯碼器最主要的瓶頸所在，本文在加一比一選模塊中采用了全并行結(jié)構(gòu)的設(shè)計方法，這種方法雖然增加了硬件的使用面積，卻有效的提高了譯碼器的速率。在幸存路徑管理部分采用了兩路并行回溯的設(shè)計方法，與寄存器交換法相比，回溯算法更適用于FPGA開發(fā)設(shè)計。為了提高譯碼性能，減小譯碼差錯，本文采用較大譯碼深度的回溯算法以保證幸存路徑進行合并。實現(xiàn)了基于FPGA的誤碼測試儀，在FPGA內(nèi)部完成誤碼驗證和誤碼計數(shù)的工作。 與基于軟件實現(xiàn)譯碼過程的DSP芯片不同，F(xiàn)PGA芯片完全采用硬件平臺對Viterbi譯碼器加以實現(xiàn)，這使譯碼速率得到很大的提升。針對于具體的FPGA硬件實現(xiàn)，本文采用了硬件描述語言VHDL來完成設(shè)計。通過對譯碼器的綜合仿真和FPGA實現(xiàn)驗證了該方案的可行性。譯碼器的最高譯碼輸出速率可以達到60Mbps。
上傳時間： 2013-04-24
上傳用戶：181992417
AES是美國于2000年10月份確立的高級加密標準，該標準的反饋鏈路模式AESCBC加密算法，用于在IPSec中替代DESCBC和3DESCBC。 加密是安全數(shù)據(jù)網(wǎng)絡(luò)的關(guān)鍵，要保證在公眾網(wǎng)上傳輸?shù)男畔⒉槐桓`取和偷聽，必須對數(shù)據(jù)進行加密。在不影響網(wǎng)絡(luò)性能的前提下，快速實現(xiàn)數(shù)據(jù)加密/解密，對于開發(fā)高性能的安全路由器、安全網(wǎng)關(guān)等對數(shù)據(jù)處理速度要求高的通信設(shè)備具有重要的意義。 在目前可查詢的基于FPGA技術(shù)實現(xiàn)AESCBC的設(shè)計中，最快的加/解密速度達到700Mbps/400MHZ。商用CPU奔騰4主頻3.06，用匯編語言編寫程序，全部資源用于加密解密，最快的加密解密速度可以達到1.4Gbps。但根據(jù)國外測試結(jié)果表明，即使開發(fā)的路由器本身就基于高性能的雙64位MIPS網(wǎng)絡(luò)處理器，軟件加密解決方案僅能達到路由器所要求的最低吞吐速率600Mbps。 本文首先研究分析了目前幾種實現(xiàn)AESCBC的方法有缺點的情況下，在深入研究影響硬件快速實現(xiàn)AESCBC難點基礎(chǔ)上，設(shè)計出一種適應(yīng)于報文加密解密的硬件快速實現(xiàn)AESCBC的方案，在設(shè)計中采用加密解密和密鑰展開并行工作，實現(xiàn)了在線提供子密鑰。在解密中采用了雙隊列技術(shù)，實現(xiàn)了報文解密和子密鑰展開協(xié)調(diào)工作，提高了解密速度。 本文在quartus全面仿真設(shè)計方案的基礎(chǔ)上，全面驗證了硬件實現(xiàn)AESCBC方案的正確性，全面分析了本設(shè)計加密解密的性能。并且針對設(shè)計中的流水線效率低的問題，提出改善流水線性能的方案，設(shè)計出報文級并行加密解密方案，并且給出了硬件實現(xiàn)VPN的初步方案。實現(xiàn)了單一模塊加密速度達到1.16Gbps，單一模塊解密速度達到900Mbps，多個模塊并行工作加密解密速度達到6.4Gbps。 論文最后給出了總結(jié)與展望。目前實現(xiàn)的AESCBC算法，只能通過仿真驗證其功能的正確性，還需要下載到芯片上做進一步的驗證。要用硬件實現(xiàn)整個IPSec，還要進一步開發(fā)基于FPGA的技術(shù)。總之，為了適應(yīng)路由器發(fā)展的需求，還有很多技術(shù)需要研究。
標簽： AES_CBC FPGA 性能 實現(xiàn)研究
上傳時間： 2013-05-29
上傳用戶：wangzhen1990
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<rt id="seasa"></rt>