這里介紹的一款多功能編程器，功能強大，支持大多數常用的EPROM, EEPROM, FLASH, I2C,PIC, MCS-51,AVR, 93Cxx等系列芯片（超過400種）。硬件成本較低，性價比很高
標簽： 多功能編程器
上傳時間： 2015-05-27
上傳用戶：二驅蚊器
智原科技正式推出可攜式MP3音樂播放器SoC設計平臺 - FIE7系列音頻平臺方案，首先推出的是針對低功耗有強烈需求的可攜式，基于閃存的MP3播放器 - FIE7005語音設計平臺，該平臺的特色在于使用雙核技術并利用智原科技所開發并驗證優化過的大量硅知識產權(IP)構建而成
上傳時間： 2013-12-20
上傳用戶：hjshhyy
AT89C51SND1具有以下功能： *MP3硬件解碼器 -單獨的MP3解碼器 -支持48，44.1, 32, 24, 22.05, 16KHz采樣頻率 -左右聲道獨立的音量控制(軟件使用31級) -重低音、中音、高音均衡控制(31級) -重低環繞聲效果 -輔助數據輸出 -“CRC錯誤”和“MPEG幀同步”指示
上傳時間： 2014-12-08
上傳用戶：cjf0304
雖然Windows下可視化開發工具如VC、Delphi、C＋＋ Builder等都有專用的定時器控件Timer，而且使用很方便，可以實現一定的定時功能，但最小計時精度僅為55ms，且定時器消息在多任務操作系統中的優先級很低，不能得到及時響應，往往不能滿足實時控制環境下的應用。不過Microsoft公司在Win32 API函數庫中已經為用戶提供了一組用于高精度計時的底層函數，如果用戶使用得當，計時精度可到1ms。這個計時精度、對于一般的實時系統控制完全可以滿足要求。現將由C＋＋ Builder 4.0提供的重新封裝后的一組與時間相關的主要接口函數（函數名、參數、功能與Win32 API基本相同）說明如下：
標簽： Windows Builder Delphi Timer
上傳時間： 2013-12-21
上傳用戶：康郎
此程序基于ADC0809,它是CMOS的8位A/D轉換器，片內有8路模擬開關，可控制8個模擬量中的一個進入轉換器中。
上傳時間： 2015-07-16
上傳用戶：小寶愛考拉
MSP430超低功耗微處理器是TI公司推出的一種新型單片機。它具有16位精簡指令結構，內含12位快速ADC/Slope ADC,內含60K字節FLASH ROM，2K字節RAM，片內資源豐富，有ADC、PWM、若干TIME、串行口、WATCHDOG、比較器、模擬信號，有多種省電模式，功耗特別小，一顆電池可工作10年。開發簡單，仿真器價格低廉，不需昂貴的編程器。
上傳時間： 2014-12-22
上傳用戶：731140412
IA4420 工作在315/433/868/915MHz 頻段（IA4421 工作在433/868/915MHz 頻段）； 2． 低電壓工作，工作電壓2.2V~5.4V； 3． 低功耗模式，待機電流0.3uA； 4． 調制模式FSK，并具備高度集成的PLL； 5． 低發射功率、高接收靈敏度設計，發射功率5~10 dbm 可調，接收靈敏度-109 dbm； 6． 內置時鐘輸出，可省掉MCU 的晶振； 7． 傳輸數據率高，數字信號可達115.2 kbit/s,模擬信號可達256 kbit/s； 8． 發射頻偏與接收帶寬可調； 9． 內部有數字濾波器，并可以根據要求選擇不同的方式； 10． SPI 的控制接口，方便使用； 11． 接收時有數據同步碼識別器，系統檢測同步碼后將后面的數據輸出； 12． 有16 位的收發緩存器，用來緩存接收到或要發送的數據（接收數據有兩種方式，用戶可以按需選擇）； 13． 有低電壓檢測器，從2.2-5.4V 可調； 14． 有定時喚醒功能，定時時間可達幾天； 15． 天線的兼容性強，有天線自動調節功能，并可采用PCB 或外置天線； 16． 工作溫度范圍-40~85，儲存溫度范圍-55~125℃； 17． 采用微小TSSOP16 封裝。
上傳時間： 2014-10-30
上傳用戶：aa17807091
本軟定時器模快所通過一個唯一的索引（即序號）來表識每一個軟定時器，這個序號從0到MAX_SOFT_TIMER-1 ，最多為255個。要使用軟定時器模塊，首先需要讓軟定時器管理任務運行起來。軟定時器管理任務的函數名稱為SoftTimer，所以只需要Small RTOS的要求在Config.h的數組TaskFuction加上SoftTimer項即可。因為軟定時器執行的任務時間等因素不確定，所以一般把這個任務優先級定得比較低。
上傳時間： 2013-12-21
上傳用戶：xiaoxiang
基于itil的it服務管理之路 2003年，CIO們將面臨很多挑戰。他們必須提高ROI（投資報酬率），提高服 務水準，并加強安全性--而低預算和人力資源不足的情況卻依然沒有變。 在目前的種種局限下，CIO 們如何能夠達到這些目標呢？你可以透過 IT 管理 （IT governance）對IT部門的運做方式進行根本性的改變。這個名詞你可能在最 近已經時常耳聞。為什么這個新概念正是你正在尋找，而且能夠在不增加費用下 提高流程的方法呢？
上傳時間： 2014-01-07
上傳用戶：許小華
用verilog設計密勒解碼器 一、題目： 設計一個密勒解碼器電路 二、輸入信號： 1． DIN：輸入數據 2． CLK：頻率為2MHz的方波，占空比為50％ 3． RESET：復位信號，低有效 三、輸入信號說明： 輸入數據為串行改進密勒碼，每個碼元持續時間為8μs，即16個CLK時鐘；數據流是由A、B、C三種信號組成； A：前8個時鐘保持“1”，接著5個時鐘變為“0”，最后3個時鐘為“1”。 B：在整個碼元持續時間內都沒有出現“0”，即連續16個時鐘保持“1”。 C：前5個時鐘保持“0”，后面11個時鐘保持“1”。 改進密勒碼編碼規則如下： 如果碼元為邏輯“1”，用A信號表示。 如果碼元為邏輯“0”，用B信號表示，但以下兩種特例除外：如果出現兩個以上連“0”，則從第二個“0”起用C信號表示；如果在“通信起始位”之后第一位就是“0”，則用C信號表示，以下類推； “通信起始位”，用C信號表示； “通信結束位”，用“0”及緊隨其后的B信號表示。 “無數據”，用連續的B信號表示。
上傳時間： 2013-12-02
上傳用戶：wang0123456789
