日本久久伊人,88久久精品,亚洲黄色网址

低延時(shí)

Xilinx UltraScale：為您未來架構而打造的新一代架構

　　Xilinx UltraScale™ 架構針對要求最嚴苛的應用，提供了前所未有的ASIC級的系統級集成和容量。　　UltraScale架構是業界首次在All Programmable架構中應用最先進的ASIC架構優化。該架構能從20nm平面FET結構擴展至16nm鰭式FET晶體管技術甚至更高的技術，同時還能從單芯片擴展到3D IC。借助Xilinx Vivado®設計套件的分析型協同優化，UltraScale架構可以提供海量數據的路由功能，同時還能智能地解決先進工藝節點上的頭號系統性能瓶頸。這種協同設計可以在不降低性能的前提下達到實現超過90%的利用率。　　UltraScale架構的突破包括：　　• 幾乎可以在晶片的任何位置戰略性地布置類似于ASIC的系統時鐘，從而將時鐘歪斜降低達50% 　　• 系統架構中有大量并行總線，無需再使用會造成時延的流水線，從而可提高系統速度和容量　　• 甚至在要求資源利用率達到90%及以上的系統中，也能消除潛在的時序收斂問題和互連瓶頸　　• 可憑借3D IC集成能力構建更大型器件，并在工藝技術方面領先當前行業標準整整一代　　• 能在更低的系統功耗預算范圍內顯著提高系統性能，包括多Gb串行收發器、I/O以及存儲器帶寬　　• 顯著增強DSP與包處理性能　　賽靈思UltraScale架構為超大容量解決方案設計人員開啟了一個全新的領域。

標簽： UltraScale Xilinx 架構

上傳時間： 2013-11-17

上傳用戶：皇族傳媒
基于FPGA的無人機控制器設計與實現

根據無人機系統的控制特點，提出了一種基于FPGA的無人機控制器設計方案，并完成了該方案的軟硬件設計。該方案將鍵盤掃描、AD采樣、指令編碼與顯示和指令異步串行發送等功能模塊集成到FPGA內部，簡化了控制器硬件結構。實際應用表明，該無人機控制器具有指令群延時低、功能可擴展性強等優點，能夠滿足使用要求。

標簽： FPGA 無人機制器設計

上傳時間： 2013-11-24

上傳用戶：南國時代
采用低成本FPGA實現高效的低功耗PCIe接口

　　白皮書：采用低成本FPGA實現高效的低功耗PCIe接口　　了解一個基于DDR3存儲器控制器的真實PCI Express® （PCIe®） Gen1x4參考設計演示高效的Cyclone V FPGA怎樣降低系統總成本，同時實現性能和功耗目標。點擊馬上下載！

標簽： FPGA PCIe 低功耗接口

上傳時間： 2013-11-16

上傳用戶：huangld
Cyclone V FPGA：采用低功耗28nm FPGA減少總系統成本

本文主要介紹Cyclone V FPGA的一個很明顯的特性，也可以說是一個很大的優勢，即：采用低功耗28nm FPGA減少總系統成本

標簽： FPGA Cyclone 28 nm

上傳時間： 2013-10-26

上傳用戶：huxiao341000
毫米波低相噪捷變頻高分辨率雷達頻率源設計

設計了一種由直接數字頻率合成(DDS)、倍頻鏈構成的三次變頻直接頻率合成方案，實現了低相噪捷變頻高分辨率毫米波雷達頻率合成器設計。利用直接頻率合成器的倍頻輸出取代傳統三次變頻毫米波頻率源的鎖相環(PLL),同時提供線性調頻(LFM)信號，優化DDS和變頻方案的頻率配置關系。利用FPGA電路進行高速控制，較好地解決了毫米波頻率合成器各技術指標之間的矛盾。實測結果表明，采用該方案的毫米波頻率合成器在本振跳頻帶寬為160 MHz時，線性調頻頻率分辨率可達0.931 Hz，最大頻率轉換時間小于2 ?滋s，最大雜散低于-60 dBc，相位噪聲優于-90 dBc/Hz。

標簽： 毫米波捷變高分辨率雷達

上傳時間： 2014-01-06

上傳用戶：brain kung
地面模擬系統DBF接收機設計

在衛星的地面測試中，地面模擬系統發送遙控遙測信號并接收衛星的返回信號，將其下變頻到中頻進行解調，從而獲取衛星工作狀態和運行環境，模擬其在軌運行工作情況。針對目前采用有源相控陣天線技術的衛星地面測試，本文設計實現了一種DBF體制的地面模擬系統接收機，該接收機采用超外差式二次變頻設計，具有高增益、低噪聲系數、低群時延波動、良好的通道間幅相一致性和穩定性，同時集成度高，體積小，可制造性強，能夠充分的滿足采用有源相控陣技術的衛星地面測試要求。

標簽： DBF 模擬系統收機設計

上傳時間： 2013-11-11

上傳用戶：我累個乖乖
Android手機低功耗GPS導航軟件設計與實現

隨著智能手機功能日益豐富完善以及移動互聯網的迅速發展，智能手機的功耗管理就顯得越來越重要了。傳統的關于功耗管理都是從顯示屏、網絡模塊（GPRS/WiFi）和處理器等入手，文中通過優化GPS軟件實現低功耗。通過闡述現在導航軟件的工作原理并分析手機定位導航功耗情況，最后通過對比測試當前android系統4大主流導航軟件功耗情況，并結合自己提出的低功耗編程以及軟件運行流程，設計并實現了一款低功耗GPS導航軟件，通過測試，驗證了該軟件的可行性以及低功耗特性。

標簽： Android GPS 手機低功耗

上傳時間： 2013-10-13

上傳用戶：familiarsmile
基于光纖傳輸的延時系統設計

延時系統或稱為延遲線在雷達、導航和通信等領域的應用非常廣泛。文中介紹了一種基于光纖傳輸的延時系統的研制，克服了傳統延遲系統在實現手段方面的瓶頸，滿足了雷達、導航、通信等電子設備中對電信號的長延遲需求。

標簽： 光纖傳輸延時系統設計

上傳時間： 2013-11-20

上傳用戶：jennyzai
自動抄表的低功耗無線網絡設計與實現

由于近些年來智能電網的大力發展需求出現了各種自動抄表系統的應用方案，但各有不足之處未能真正在我國廣泛采用。為了實現智能電網自動抄表系統的真正應用，設計了一種易于實現的、網絡開銷小并低功耗的無線網絡，它采用ARM和MCU作為自動抄表系統的無線集中器硬件平臺，并搭配Sub-GHz的射頻收發模塊，集中器與節點設備之間采用自定義協議的自動組網形式，可實現50個節點自動靈活組網，而且網絡開銷小只占用4 k存儲空間。整個系統具有實用性和應用性強的特點。

標簽： 自動抄表低功耗無線網絡設計

上傳時間： 2013-10-17

上傳用戶：fqscfqj
突發通信中Turbo碼的FPGA實現

Turbo碼是一種低信噪比條件下也能達到優異糾錯性能的信道編碼。早期為了強調Turbo碼接近香農限的優異性能，研究的碼字長度非常大[1～2]，存在譯碼復雜度大、譯碼時延長等問題。突發數據通信以傳輸中小長度的數據報文業務為主，所以突發通信中的Turbo碼的碼長也是中等長度以下的。本文面向突發數據通信中的信道編碼應用，研究了短幀長Turbo碼編譯碼算法的FPGA實現。實現中采用了優化的編譯碼算法，以降低譯碼復雜度和譯碼延時。最后仿真和測試了Turbo譯碼器的糾錯性能和吞吐量。

標簽： Turbo FPGA 突發通信

上傳時間： 2013-12-09

上傳用戶：yuchunhai1990