<rt id="qyoga"></rt>
白皮書：采用低成本FPGA實現高效的低功耗PCIe接口 了解一個基于DDR3存儲器控制器的真實PCI Express® （PCIe®） Gen1x4參考設計演示高效的Cyclone V FPGA怎樣降低系統總成本，同時實現性能和功耗目標。點擊馬上下載！
上傳時間： 2013-10-18
上傳用戶：康郎
本文主要介紹Cyclone V FPGA的一個很明顯的特性，也可以說是一個很大的優勢，即：采用低功耗28nm FPGA減少總系統成本
上傳時間： 2013-11-11
上傳用戶：aeiouetla
今天，電視機與視訊轉換盒應用中的大多數調諧器采用的都是傳統單變換MOPLL概念。這種調諧器既能處理模擬電視訊號也能處理數字電視訊號，或是同時處理這兩種電視訊號(即所謂的混合調諧器)。在設計這種調諧器時需考慮的關鍵因素包括低成本、低功耗、小尺寸以及對外部組件的選擇。本文將介紹如何用英飛凌的MOPLL調諧芯片TUA6039-2或其影像版TUA6037實現超低成本調諧器參考設計。這種單芯片ULC調諧器整合了射頻和中頻電路，可工作在5V或3.3V，功耗可降低34%。設計采用一塊單層PCB，進一步降低了系統成本，同時能處理DVB-T/PAL/SECAM、ISDB-T/NTSC和ATSC/NTSC等混合訊號，可支持幾乎全球所有地區標準。圖1為采用TUA6039-2/TUA6037設計單變換調諧器架構圖。該調諧器實際上不僅是一個射頻調諧器，也是一個half NIM，因為它包括了中頻模塊。射頻輸入訊號透過一個簡單的高通濾波器加上中頻與民間頻段(CB)陷波器的組合電路進行分離。該設計沒有采用PIN二極管進行頻段切換，而是采用一個非常簡單的三工電路進行頻段切換。天線阻抗透過高感抗耦合電路變換至已調諧的輸入電路。然后透過英飛凌的高增益半偏置MOSFET BF5030W對預選訊號進行放大。BG5120K雙MOSFET可以用于兩個VHF頻段。在接下來的調諧后帶通濾波器電路中，則進行信道選擇和鄰道與影像頻率等多余訊號的抑制。前級追蹤陷波器和帶通濾波器的容性影像頻率補償電路就是專門用來抑制影像頻率。
上傳時間： 2013-11-21
上傳用戶：時代將軍
為實現低噪聲放大器增益壓縮特性的自動測量，提出了一種基于LabVIEW儀器控制實現的自動化測量系統設計方案，并完成了系統的軟硬件設計。該系統的硬件部分由Agilent E4438C信號發生器、Agilent E4419B功率計以及GPIB總線和接口卡構成；軟件部分使用LabVIEW圖形化的編程語言設計開發了信號發生器和功率計的自動化控制程序，實現了兩個設備之間的協同工作。該系統除了可以自動配置儀器工作參數、讀取并顯示測量結果外，還增加了數據記錄和后期處理模塊，可以同步顯示測試數據和測試曲線，這大大擴展了原有儀器的測試功能。實驗表明，該系統具有測量準確、自動化、節約時間、使用方便等特點。
上傳時間： 2015-01-02
上傳用戶：bensonlly
陀螺儀漂移測試原理及其實驗
上傳時間： 2013-11-01
上傳用戶：ABCDE
低功耗 角度測量儀
上傳時間： 2013-11-08
上傳用戶：tuilp1a
位置敏感探測器PSD（Position Sensitive Detector PSD）具有位置分辨精度高（可達1～2 μm）、輸出實時性好（響應時間約幾微秒）、系統簡潔的特點，在位置探測及相關領域內獲得了廣泛的應用；但PSD的輸出信號小，易受到電路噪聲的影響，若要充分發揮其性能，則需要高精度、高穩定度、低噪聲的測量電路。針對PSD這種較高的使用要求，通過對其等效模型的分析，找到了影響位置分辨精度的主要因素，并提出了一種新形式的測量電路，減少了測量電路級數，降低了電路的噪聲以及測量電路內部的漂移，同時具有對位置測量非線性的校正功能。采用上述原理以S1880 PSD建立的位置測量系統的位置分辨達到2～3 μm。
上傳時間： 2013-11-06
上傳用戶：skhlm
探討了radon變換在低信噪比圖像特征檢測的適用性!分析了radon變換變換的優勢與不足!并從信息融合的角度出發!提出了radon變換補充的應用策略!對低信噪比的機場跑道圖像進行了驗證!顯示出較好的檢測效果.
上傳時間： 2015-01-03
上傳用戶：herog3
設計了基于CPLD的低功耗溫度存儲式測試系統；運用鎢錸熱電偶溫度傳感器匹配先進的電源管理模塊，并結合動態存儲測試技術，能夠應用于環境條件比較差的惡劣環境中，在可靠可信、微功耗的基礎上能得到較好的實驗數據。
上傳時間： 2013-11-02
上傳用戶：huyiming139
在集成電路內建自測試的過程中，電路的測試功耗通常顯著高于正常模式產生的功耗，因此低功耗內建自測試技術已成為當前的一個研究熱點。為了減少被測電路內部節點的開關翻轉活動率，研究了一種隨機單輸入跳變（Random Single Input Change，RSIC）測試向量生成器的設計方案，利用VHDL語言描述了內建自測試結構中的測試向量生成模塊，進行了計算機模擬仿真并用FPGA（EP1C6Q240C8）加以硬件實現。實驗結果證實了這種內建自測試原理電路的正確性和有效性。
上傳時間： 2013-10-08
上傳用戶：llwap
