牛牛电影国产一区二区,青草av在线,最爽无遮挡行房视频在线

倍率

時鐘分相技術(shù)應(yīng)用

摘要: 介紹了時鐘分相技術(shù)并討論了時鐘分相技術(shù)在高速數(shù)字電路設(shè)計中的作用。關(guān)鍵詞: 時鐘分相技術(shù); 應(yīng)用中圖分類號: TN 79　　文獻標(biāo)識碼:A 　　文章編號: 025820934 (2000) 0620437203 時鐘是高速數(shù)字電路設(shè)計的關(guān)鍵技術(shù)之一, 系統(tǒng)時鐘的性能好壞, 直接影響了整個電路的性能。尤其現(xiàn)代電子系統(tǒng)對性能的越來越高的要求, 迫使我們集中更多的注意力在更高頻率、更高精度的時鐘設(shè)計上面。但隨著系統(tǒng)時鐘頻率的升高。我們的系統(tǒng)設(shè)計將面臨一系列的問題。 1) 時鐘的快速電平切換將給電路帶來的串?dāng)_(Crosstalk) 和其他的噪聲。 2) 高速的時鐘對電路板的設(shè)計提出了更高的要求: 我們應(yīng)引入傳輸線(T ransm ission L ine) 模型, 并在信號的匹配上有更多的考慮。 3) 在系統(tǒng)時鐘高于100MHz 的情況下, 應(yīng)使用高速芯片來達到所需的速度, 如ECL 芯片, 但這種芯片一般功耗很大, 再加上匹配電阻增加的功耗, 使整個系統(tǒng)所需要的電流增大, 發(fā) 熱量增多, 對系統(tǒng)的穩(wěn)定性和集成度有不利的影響。 4) 高頻時鐘相應(yīng)的電磁輻射(EM I) 比較嚴(yán)重。所以在高速數(shù)字系統(tǒng)設(shè)計中對高頻時鐘信號的處理應(yīng)格外慎重, 盡量減少電路中高頻信號的成分, 這里介紹一種很好的解決方法, 即利用時鐘分相技術(shù), 以低頻的時鐘實現(xiàn)高頻的處理。 1　時鐘分相技術(shù) 我們知道, 時鐘信號的一個周期按相位來分, 可以分為360°。所謂時鐘分相技術(shù), 就是把時鐘周期的多個相位都加以利用, 以達到更高的時間分辨。在通常的設(shè)計中, 我們只用到時鐘的上升沿(0 相位) , 如果把時鐘的下降沿(180°相位) 也加以利用, 系統(tǒng)的時間分辨能力就可以提高一倍(如圖1a 所示)。同理, 將時鐘分為4 個相位(0°、90°、180°和270°) , 系統(tǒng)的時間分辨就可以提高為原來的4 倍(如圖1b 所示)。以前也有人嘗試過用專門的延遲線或邏輯門延時來達到時鐘分相的目的。用這種方法產(chǎn)生的相位差不夠準(zhǔn)確, 而且引起的時間偏移(Skew ) 和抖動 (J itters) 比較大, 無法實現(xiàn)高精度的時間分辨。近年來半導(dǎo)體技術(shù)的發(fā)展, 使高質(zhì)量的分相功能在一片芯片內(nèi)實現(xiàn)成為可能, 如AMCC 公司的S4405, CY2 PRESS 公司的CY9901 和CY9911, 都是性能優(yōu)異的時鐘芯片。這些芯片的出現(xiàn), 大大促進了時鐘分相技術(shù)在實際電路中的應(yīng)用。我們在這方面作了一些嘗試性的工作: 要獲得良好的時間性能, 必須確保分相時鐘的Skew 和J itters 都比較小。因此在我們的設(shè)計中, 通常用一個低頻、高精度的晶體作為時鐘源, 將這個低頻時鐘通過一個鎖相環(huán)(PLL ) , 獲得一個較高頻率的、比較純凈的時鐘, 對這個時鐘進行分相, 就可獲得高穩(wěn)定、低抖動的分相時鐘。這部分電路在實際運用中獲得了很好的效果。下面以應(yīng)用的實例加以說明。2　應(yīng)用實例 2. 1　應(yīng)用在接入網(wǎng)中在通訊系統(tǒng)中, 由于要減少傳輸上的硬件開銷, 一般以串行模式傳輸圖3　時鐘分為4 個相位數(shù)據(jù), 與其同步的時鐘信號并不傳輸。但本地接收到數(shù)據(jù)時, 為了準(zhǔn)確地獲取數(shù)據(jù), 必須得到數(shù)據(jù)時鐘, 即要獲取與數(shù) 據(jù)同步的時鐘信號。在接入網(wǎng)中, 數(shù)據(jù)傳輸?shù)慕Y(jié)構(gòu)如圖2 所示。數(shù)據(jù)以68MBös 的速率傳輸, 即每個bit 占有14. 7ns 的寬度, 在每個數(shù)據(jù) 幀的開頭有一個用于同步檢測的頭部信息。我們要找到與它同步性好的時鐘信號, 一般時間分辨應(yīng)該達到1ö4 的時鐘周期。即14. 7ö 4≈ 3. 7ns, 這就是說, 系統(tǒng)時鐘頻率應(yīng)在300MHz 以上, 在這種頻率下, 我們必須使用ECL inp s 芯片(ECL inp s 是ECL 芯片系列中速度最快的, 其典型門延遲為340p s) , 如前所述, 這樣對整個系統(tǒng)設(shè)計帶來很多的困擾。我們在這里使用鎖相環(huán)和時鐘分相技術(shù), 將一個16MHz 晶振作為時鐘源, 經(jīng)過鎖相環(huán) 89429 升頻得到68MHz 的時鐘, 再經(jīng)過分相芯片AMCCS4405 分成4 個相位, 如圖3 所示。我們只要從4 個相位的68MHz 時鐘中選擇出與數(shù)據(jù)同步性最好的一個。選擇的依據(jù)是: 在每個數(shù)據(jù)幀的頭部(HEAD) 都有一個8bit 的KWD (KeyWord) (如圖1 所示) , 我們分別用這4 個相位的時鐘去鎖存數(shù)據(jù), 如果經(jīng)某個時鐘鎖存后的數(shù)據(jù)在這個指定位置最先檢測出這個KWD, 就認(rèn)為下一相位的時鐘與數(shù)據(jù)的同步性最好(相關(guān))。根據(jù)這個判別原理, 我們設(shè)計了圖4 所示的時鐘分相選擇電路。在板上通過鎖相環(huán)89429 和分相芯片S4405 獲得我們所要的68MHz 4 相時鐘: 用這4 個時鐘分別將輸入數(shù)據(jù)進行移位, 將移位的數(shù)據(jù)與KWD 作比較, 若至少有7bit 符合, 則認(rèn)為檢出了KWD。將4 路相關(guān)器的結(jié)果經(jīng)過優(yōu)先判選控制邏輯, 即可輸出同步性最好的時鐘。這里, 我們運用AMCC 公司生產(chǎn)的 S4405 芯片, 對68MHz 的時鐘進行了4 分相, 成功地實現(xiàn)了同步時鐘的獲取, 這部分電路目前已實際地應(yīng)用在某通訊系統(tǒng)的接入網(wǎng)中。 2. 2　高速數(shù)據(jù)采集系統(tǒng)中的應(yīng)用高速、高精度的模擬- 數(shù)字變換 (ADC) 一直是高速數(shù)據(jù)采集系統(tǒng)的關(guān)鍵部分。高速的ADC 價格昂貴, 而且系統(tǒng)設(shè)計難度很高。以前就有人考慮使用多個低速圖5　分相技術(shù)應(yīng)用于采集系統(tǒng) ADC 和時鐘分相, 用以替代高速的ADC, 但由于時鐘分相電路產(chǎn)生的相位不準(zhǔn)確, 時鐘的 J itters 和Skew 比較大(如前述) , 容易產(chǎn)生較大的孔徑晃動(Aperture J itters) , 無法達到很好的時間分辨。現(xiàn)在使用時鐘分相芯片, 我們可以把分相技術(shù)應(yīng)用在高速數(shù)據(jù)采集系統(tǒng)中: 以4 分相后圖6　分相技術(shù)提高系統(tǒng)的數(shù)據(jù)采集率的80MHz 采樣時鐘分別作為ADC 的轉(zhuǎn)換時鐘, 對模擬信號進行采樣, 如圖5 所示。在每一采集通道中, 輸入信號經(jīng)過緩沖、調(diào)理, 送入ADC 進行模數(shù)轉(zhuǎn)換, 采集到的數(shù)據(jù)寫入存儲器(M EM )。各個采集通道采集的是同一信號, 不過采樣點依次相差90°相位。通過存儲器中的數(shù) 據(jù)重組, 可以使系統(tǒng)時鐘為80MHz 的采集系統(tǒng)達到320MHz 數(shù)據(jù)采集率(如圖6 所示)。 3　總結(jié) 靈活地運用時鐘分相技術(shù), 可以有效地用低頻時鐘實現(xiàn)相當(dāng)于高頻時鐘的時間性能, 并避免了高速數(shù)字電路設(shè)計中一些問題, 降低了系統(tǒng)設(shè)計的難度。

標(biāo)簽： 時鐘分相技術(shù)應(yīng)用

上傳時間： 2013-12-17

上傳用戶：xg262122
DRAM內(nèi)存模塊的設(shè)計技術(shù)

第二部分：DRAM 內(nèi)存模塊的設(shè)計技術(shù)..............................................................143第一章 SDR 和DDR 內(nèi)存的比較..........................................................................143第二章內(nèi)存模塊的疊層設(shè)計.............................................................................145第三章內(nèi)存模塊的時序要求.............................................................................1493.1 無緩沖（Unbuffered）內(nèi)存模塊的時序分析.......................................1493.2 帶寄存器（Registered）的內(nèi)存模塊時序分析...................................154第四章內(nèi)存模塊信號設(shè)計.................................................................................1594.1 時鐘信號的設(shè)計.......................................................................................1594.2 CS 及CKE 信號的設(shè)計..............................................................................1624.3 地址和控制線的設(shè)計...............................................................................1634.4 數(shù)據(jù)信號線的設(shè)計...................................................................................1664.5 電源，參考電壓Vref 及去耦電容.........................................................169第五章內(nèi)存模塊的功耗計算.............................................................................172第六章實際設(shè)計案例分析.................................................................................178 目前比較流行的內(nèi)存模塊主要是這三種：SDR，DDR，RAMBUS。其中，RAMBUS內(nèi)存采用阻抗受控制的串行連接技術(shù),在這里我們將不做進一步探討，本文所總結(jié)的內(nèi)存設(shè)計技術(shù)就是針對SDRAM 而言(包括SDR 和DDR)。現(xiàn)在我們來簡單地比較一下SDR 和DDR，它們都被稱為同步動態(tài)內(nèi)存，其核心技術(shù)是一樣的。只是DDR 在某些功能上進行了改進，所以DDR 有時也被稱為SDRAM II。DDR 的全稱是Double Data Rate，也就是雙倍的數(shù)據(jù)傳輸率，但是其時鐘頻率沒有增加，只是在時鐘的上升和下降沿都可以用來進行數(shù)據(jù)的讀寫操作。對于SDR 來說,市面上常見的模塊主要有PC100/PC133/PC166,而相應(yīng)的DDR內(nèi)存則為DDR200(PC1600)/DDR266(PC2100)/DDR333(PC2700)。

標(biāo)簽： DRAM 內(nèi)存模塊設(shè)計技術(shù)

上傳時間： 2014-01-13

上傳用戶：euroford
PCB設(shè)計經(jīng)典資料

本文將接續(xù)介紹電源與功率電路基板，以及數(shù)字電路基板導(dǎo)線設(shè)計。寬帶與高頻電路基板導(dǎo)線設(shè)計a.輸入阻抗1MHz，平滑性(flatness)50MHz 的OP增幅器電路基板圖26 是由FET 輸入的高速OP 增幅器OPA656 構(gòu)成的高輸入阻抗OP 增幅電路，它的gain取決于R1、R2，本電路圖的電路定數(shù)為2 倍。此外為改善平滑性特別追加設(shè)置可以加大噪訊gain，抑制gain-頻率特性高頻領(lǐng)域時峰值的R3。圖26 高輸入阻抗的寬帶OP增幅電路圖27 是高輸入阻抗OP 增幅器的電路基板圖案。降低高速OP 增幅器反相輸入端子與接地之間的浮游容量非常重要，所以本電路的浮游容量設(shè)計目標(biāo)低于0.5pF。如果上述部位附著大浮游容量的話，會成為高頻領(lǐng)域的頻率特性產(chǎn)生峰值的原因，嚴(yán)重時頻率甚至?xí)驗閒eedback 阻抗與浮游容量，造成feedback 信號的位相延遲，最后導(dǎo)致頻率特性產(chǎn)生波動現(xiàn)象。此外高輸入阻抗OP 增幅器輸入部位的浮游容量也逐漸成為問題，圖27 的電路基板圖案的非反相輸入端子部位無full ground設(shè)計，如果有外部噪訊干擾之虞時，接地可設(shè)計成網(wǎng)格狀(mesh)。圖28 是根據(jù)圖26 制成的OP 增幅器Gain－頻率特性測試結(jié)果，由圖可知即使接近50MHz頻率特性非常平滑，-3dB cutoff頻率大約是133MHz。

標(biāo)簽： PCB

上傳時間： 2013-11-13

上傳用戶：hebanlian
多路輸出開關(guān)電源交叉調(diào)整率

多路輸出開關(guān)電源交叉調(diào)整率

標(biāo)簽： 多路輸出交叉調(diào)整率開關(guān)電源

上傳時間： 2013-10-31

上傳用戶：15070202241
模塊電源功能性參數(shù)指標(biāo)及測試方法

　　模塊電源的電氣性能是通過一系列測試來呈現(xiàn)的，下列為一般的功能性測試項目，詳細(xì)說明如下：電源調(diào)整率(Line Regulation) 負(fù)載調(diào)整率(Load Regulation) 綜合調(diào)整率(Conmine Regulation) 輸出漣波及雜訊(Ripple & Noise) 輸入功率及效率(Input Power, Efficiency) 動態(tài)負(fù)載或暫態(tài)負(fù)載(Dynamic or Transient Response) 起動(Set-Up)及保持(Hold-Up)時間常規(guī)功能(Functions)測試 1. 電源調(diào)整率　　電源調(diào)整率的定義為電源供應(yīng)器于輸入電壓變化時提供其穩(wěn)定輸出電壓的能力。測試步驟如下：于待測電源供應(yīng)器以正常輸入電壓及負(fù)載狀況下熱機穩(wěn)定后，分別于低輸入電壓(Min)，正常輸入電壓(Normal)，及高輸入電壓(Max)下測量并記錄其輸出電壓值。電源調(diào)整率通常以一正常之固定負(fù)載(Nominal Load)下，由輸入電壓變化所造成其輸出電壓偏差率(deviation)的百分比，如下列公式所示：　　[Vo(max)-Vo(min)] / Vo(normal) 2. 負(fù)載調(diào)整率　　負(fù)載調(diào)整率的定義為開關(guān)電源于輸出負(fù)載電流變化時，提供其穩(wěn)定輸出電壓的能力。測試步驟如下：于待測電源供應(yīng)器以正常輸入電壓及負(fù)載狀況下熱機穩(wěn)定后，測量正常負(fù)載下之輸出電壓值，再分別于輕載(Min)、重載(Max)負(fù)載下，測量并記錄其輸出電壓值(分別為Vo(max)與Vo(min))，負(fù)載調(diào)整率通常以正常之固定輸入電壓下，由負(fù)載電流變化所造成其輸出電壓偏差率的百分比，如下列公式所示：　　[Vo(max)-Vo(min)] / Vo(normal) 　　 3. 綜合調(diào)整率　　綜合調(diào)整率的定義為電源供應(yīng)器于輸入電壓與輸出負(fù)載電流變化時，提供其穩(wěn)定輸出電壓的能力。這是電源調(diào)整率與負(fù)載調(diào)整率的綜合，此項測試系為上述電源調(diào)整率與負(fù)載調(diào)整率的綜合，可提供對電源供應(yīng)器于改變輸入電壓與負(fù)載狀況下更正確的性能驗證。綜合調(diào)整率用下列方式表示：于輸入電壓與輸出負(fù)載電流變化下，其輸出電壓之偏差量須于規(guī)定之上下限電壓范圍內(nèi)(即輸出電壓之上下限絕對值以內(nèi))或某一百分比界限內(nèi)。 4. 輸出雜訊　　輸出雜訊(PARD)系指于輸入電壓與輸出負(fù)載電流均不變的情況下，其平均直流輸出電壓上的周期性與隨機性偏差量的電壓值。輸出雜訊是表示在經(jīng)過穩(wěn)壓及濾波后的直流輸出電壓上所有不需要的交流和噪聲部份(包含低頻之50/60Hz電源倍頻信號、高于20 KHz之高頻切換信號及其諧波，再與其它之隨機性信號所組成))，通常以mVp-p峰對峰值電壓為單位來表示。　　一般的開關(guān)電源的規(guī)格均以輸出直流輸出電壓的1%以內(nèi)為輸出雜訊之規(guī)格，其頻寬為20Hz到20MHz。電源實際工作時最惡劣的狀況(如輸出負(fù)載電流最大、輸入電源電壓最低等)，若電源供應(yīng)器在惡劣環(huán)境狀況下，其輸出直流電壓加上雜訊后之輸出瞬時電壓，仍能夠維持穩(wěn)定的輸出電壓不超過輸出高低電壓界限情形，否則將可能會導(dǎo)致電源電壓超過或低于邏輯電路(如TTL電路)之承受電源電壓而誤動作，進一步造成死機現(xiàn)象。　　同時測量電路必須有良好的隔離處理及阻抗匹配，為避免導(dǎo)線上產(chǎn)生不必要的干擾、振鈴和駐波，一般都采用雙同軸電纜并以50Ω于其端點上，并使用差動式量測方法(可避免地回路之雜訊電流)，來獲得正確的測量結(jié)果。 5. 輸入功率與效率　　電源供應(yīng)器的輸入功率之定義為以下之公式：　　True Power = Pav(watt) = Vrms x Arms x Power Factor 即為對一周期內(nèi)其輸入電壓與電流乘積之積分值，需注意的是Watt≠VrmsArms而是Watt=VrmsArmsxP.F.，其中P.F.為功率因素(Power Factor)，通常無功率因素校正電路電源供應(yīng)器的功率因素在0.6～0.7左右，其功率因素為1～0之間。　　電源供應(yīng)器的效率之定義為為輸出直流功率之總和與輸入功率之比值。效率提供對電源供應(yīng)器正確工作的驗證，若效率超過規(guī)定范圍，即表示設(shè)計或零件材料上有問題，效率太低時會導(dǎo)致散熱增加而影響其使用壽命。 6. 動態(tài)負(fù)載或暫態(tài)負(fù)載　　一個定電壓輸出的電源，于設(shè)計中具備反饋控制回路，能夠?qū)⑵漭敵鲭妷哼B續(xù)不斷地維持穩(wěn)定的輸出電壓。由于實際上反饋控制回路有一定的頻寬，因此限制了電源供應(yīng)器對負(fù)載電流變化時的反應(yīng)。若控制回路輸入與輸出之相移于增益(Unity Gain)為1時，超過180度，則電源供應(yīng)器之輸出便會呈現(xiàn)不穩(wěn)定、失控或振蕩之現(xiàn)象。實際上，電源供應(yīng)器工作時的負(fù)載電流也是動態(tài)變化的，而不是始終維持不變(例如硬盤、軟驅(qū)、CPU或RAM動作等)，因此動態(tài)負(fù)載測試對電源供應(yīng)器而言是極為重要的?？删幊绦螂娮迂?fù)載可用來模擬電源供應(yīng)器實際工作時最惡劣的負(fù)載情況，如負(fù)載電流迅速上升、下降之斜率、周期等，若電源供應(yīng)器在惡劣負(fù)載狀況下，仍能夠維持穩(wěn)定的輸出電壓不產(chǎn)生過高激(Overshoot)或過低(Undershoot)情形，否則會導(dǎo)致電源之輸出電壓超過負(fù)載組件(如TTL電路其輸出瞬時電壓應(yīng)介于4.75V至5.25V之間，才不致引起TTL邏輯電路之誤動作)之承受電源電壓而誤動作，進一步造成死機現(xiàn)象。 7. 啟動時間與保持時間　　啟動時間為電源供應(yīng)器從輸入接上電源起到其輸出電壓上升到穩(wěn)壓范圍內(nèi)為止的時間，以一輸出為5V的電源供應(yīng)器為例，啟動時間為從電源開機起到輸出電壓達到4.75V為止的時間。　　保持時間為電源供應(yīng)器從輸入切斷電源起到其輸出電壓下降到穩(wěn)壓范圍外為止的時間，以一輸出為5V的電源供應(yīng)器為例，保持時間為從關(guān)機起到輸出電壓低于4.75V為止的時間，一般值為17ms或20ms以上，以避免電力公司供電中于少了半周或一周之狀況下而受影響。　　 8. 其它在電源具備一些特定保護功能的前提下，還需要進行保護功能測試，如過電壓保護(OVP)測試、短路保護測試、過功保護等

標(biāo)簽： 模塊電源參數(shù) 指標(biāo) 測試方法

上傳時間： 2013-10-22

上傳用戶：zouxinwang
變壓器中性點接地電阻柜

AL-BNR系列變壓器中性點接地電阻柜中性點經(jīng)電阻接地可有效限制間歇弧光接地過電壓、降低系統(tǒng)操作過電壓、消除系統(tǒng)諧振過電壓、方便配置單相接地故障保護、可在短時間內(nèi)有效切除故障線路。從而降低系統(tǒng)設(shè)備的絕緣水平，延遲系統(tǒng)設(shè)備的使用壽命，提高系統(tǒng)運行的安全可靠性。保定市奧蘭電氣設(shè)備有限公司擁有一流的研發(fā)隊伍和精良的專用設(shè)備，專注于配電系統(tǒng)中性點接地保護系列產(chǎn)品、繼電保護裝置、過電壓保護裝置的研發(fā)、生產(chǎn)、銷售。公司所開發(fā)的系列AL-BNR變壓器中性點接地電阻柜是6-35KV配電網(wǎng)中變壓器中性點接地保護專用成套設(shè)備，目前已廣泛應(yīng)用于以電纜線路為主的城市配電網(wǎng)、大型工業(yè)企業(yè)、工廠、機場、港口、地鐵等重要電力用戶配電網(wǎng)以及發(fā)電廠廠用電系統(tǒng)。產(chǎn)品采用優(yōu)質(zhì)進口不銹鋼或國產(chǎn)不銹鋼電熱金屬材料，具有電導(dǎo)率高、溫度系數(shù)高、耐腐蝕、耐高溫、抗氧化能力強、抗拉強度高及阻值穩(wěn)定等優(yōu)良特點，產(chǎn)品運行安全可靠。中壓配電系統(tǒng)中，如果變壓器為三角形接法，則需加裝Z型接地變壓器，以便為系統(tǒng)人為引出中性點，以加裝中性點接地電阻。 1、針對性強，保護到位 AL-BNR變壓器中性點接地電阻柜適用于系統(tǒng)中性點采用小電阻或中電阻接地的場合。此時，電網(wǎng)出現(xiàn)單相接地故障時需立即跳閘切除故障線路。當(dāng)電網(wǎng)出現(xiàn)單相接地時，接地電阻向接地點提供附加阻性電流，使接地電流呈阻容性質(zhì)，從而保證產(chǎn)生的過電壓不超過2.6倍的相電壓。 2、結(jié)構(gòu)緊湊，便于安裝 AL-BNR變壓器中性點接地電阻柜將零散的Z型接地變壓器（如系統(tǒng)無中性點引出則需加裝）、電阻器、電流互感器、測量儀表、接地保護輸出端子等電器設(shè)備整體組合在一個封閉金屬柜內(nèi)，而且可以選配隔離開關(guān)、避雷器，成套供貨，安全可靠性高，布置清晰整齊，便于安裝調(diào)試及操作維護。 3、選材考究，充分保證產(chǎn)品質(zhì)量 AL-BNR變壓器中性點接地電阻柜內(nèi)的接地變壓器為優(yōu)質(zhì)干式變壓器，其一次繞組為“Z”形接線；電阻器采用不銹鋼鎳鉻合金（Cr20Ni80）材料制成，導(dǎo)電率高、通流能力強、耐高溫、最高使用溫度可達1600℃；溫度系數(shù)≤ -0.045% /℃、阻值穩(wěn)定、耐腐蝕、防燃防爆、可靠性高。用合金材料組成的電阻全部采用電阻單元，以多個單元采用亞弧焊接而成框架式結(jié)構(gòu)，電阻單元采用耐高溫絕緣子（高分子）支撐連接。根據(jù)不同的客戶要求我公司可提供進口電阻器。 4、監(jiān)測功能齊全，并提供模擬量輸出 AL-BNR變壓器中性點接地電阻柜可加裝智能監(jiān)控裝置，可監(jiān)測電阻柜正常運行狀態(tài)下中性點不平衡電流、電阻片、電阻柜內(nèi)的溫度，也可以監(jiān)測發(fā)生單相接地故障瞬間的電流以及記錄接地動作次數(shù)，并預(yù)留通訊接口，可將檢測、記錄的信息傳遞至主控室，使運行人員在第一時間內(nèi)得到信息。 5、技術(shù)力量雄厚，服務(wù)周到我公司為專業(yè)生產(chǎn)廠家，技術(shù)力量雄厚，售前的技術(shù)交流咨詢可隨時到位。售后的安裝技術(shù)指導(dǎo)可按用戶要求及時進行

標(biāo)簽： 變壓器中性點接地電阻柜

上傳時間： 2014-12-24

上傳用戶：shinesyh
基于51單片機的倍壓整流時鐘設(shè)計

基于51單片機的倍壓整流時鐘設(shè)計

標(biāo)簽： 51單片機倍壓整流時鐘設(shè)計

上傳時間： 2013-11-09

上傳用戶：非衣2016
調(diào)Q Nd∶YAG環(huán)形腔外腔倍頻技術(shù)研究

摘要:　用磷酸氧鈦鉀(KTP)作為倍頻晶體,對Nd∶YAG聲光調(diào)Q激光的環(huán)形腔外腔倍頻技術(shù)進行了實驗和理論的研究,利用最大平均功率50W、聲光調(diào)Q、輸出頻率1005Hz、燈抽運Nd∶YAG激光器做為基頻光光源,在基頻輸入功率35W時,獲得了大約為31.4%的光光轉(zhuǎn)換效率的綠光輸出。從實驗結(jié)果分析了環(huán)形腔倍頻的特性,指出了該方法的優(yōu)缺點。從光束質(zhì)量和聚焦光斑直徑方面,對基頻光和二次諧波進行了比較,提供了利用CCD測得光斑的部分圖片,分析了環(huán)形腔倍頻的工作原理,解決了困擾倍頻技術(shù)的轉(zhuǎn)換效率問題和光束質(zhì)量問題。關(guān)鍵詞:　激光技術(shù);倍頻;環(huán)形腔;轉(zhuǎn)換效率;光束質(zhì)量

標(biāo)簽： YAG 環(huán)形倍頻技術(shù)研究

上傳時間： 2013-11-19

上傳用戶：rocwangdp
單片機系統(tǒng)中的率表算法

單片機系統(tǒng)中的率表算法:近年來，國內(nèi)許多單位用MOTOROLA 68HC05C8A,68HC05C9A,68HC05L5,68HC05L16等單片機開發(fā)復(fù)費率表電表。電力部門也在為開發(fā)中的復(fù)費率電表制定一些規(guī)范。復(fù)費率電表中有一項功能要求，能給出所謂最大需置。

標(biāo)簽： 單片機系統(tǒng) 算法

上傳時間： 2013-11-06

上傳用戶：jackgao
PCB可測性設(shè)計布線規(guī)則之建議―從源頭改善可測率

P C B 可測性設(shè)計布線規(guī)則之建議― ― 從源頭改善可測率PCB 設(shè)計除需考慮功能性與安全性等要求外，亦需考慮可生產(chǎn)與可測試。這里提供可測性設(shè)計建議供設(shè)計布線工程師參考。1. 每一個銅箔電路支點，至少需要一個可測試點。如無對應(yīng)的測試點，將可導(dǎo)致與之相關(guān)的開短路不可檢出，并且與之相連的零件會因無測試點而不可測。2. 雙面治具會增加制作成本，且上針板的測試針定位準(zhǔn)確度差。所以Layout 時應(yīng)通過Via Hole 盡可能將測試點放置于同一面。這樣就只要做單面治具即可。3. 測試選點優(yōu)先級：A.測墊(Test Pad) B.通孔(Through Hole) C.零件腳(Component Lead) D.貫穿孔(Via Hole)(未Mask)。而對于零件腳，應(yīng)以AI 零件腳及其它較細(xì)較短腳為優(yōu)先，較粗或較長的引腳接觸性誤判多。4. PCB 厚度至少要62mil(1.35mm)，厚度少于此值之PCB 容易板彎變形，影響測點精準(zhǔn)度，制作治具需特殊處理。5. 避免將測點置于SMT 之PAD 上，因SMT 零件會偏移，故不可靠，且易傷及零件。6. 避免使用過長零件腳(>170mil(4.3mm))或過大的孔(直徑>1.5mm)為測點。7. 對于電池(Battery)最好預(yù)留Jumper，在ICT 測試時能有效隔離電池的影響。8. 定位孔要求：(a) 定位孔(Tooling Hole)直徑最好為125mil(3.175mm)及其以上。(b) 每一片PCB 須有2 個定位孔和一個防呆孔(也可說成定位孔,用以預(yù)防將PCB反放而導(dǎo)致機器壓破板)，且孔內(nèi)不能沾錫。(c) 選擇以對角線，距離最遠(yuǎn)之2 孔為定位孔。(d) 各定位孔(含防呆孔)不應(yīng)設(shè)計成中心對稱,即PCB 旋轉(zhuǎn)180 度角后仍能放入PCB,這樣,作業(yè)員易于反放而致機器壓破板)9. 測試點要求：(e) 兩測點或測點與預(yù)鉆孔之中心距不得小于50mil(1.27mm)，否則有一測點無法植針。以大于100mil(2.54mm)為佳，其次是75mil(1.905mm)。(f) 測點應(yīng)離其附近零件(位于同一面者)至少100mil，如為高于3mm 零件，則應(yīng)至少間距120mil，方便治具制作。(g) 測點應(yīng)平均分布于PCB 表面，避免局部密度過高，影響治具測試時測試針壓力平衡。(h) 測點直徑最好能不小于35mil(0.9mm)，如在上針板，則最好不小于40mil(1.00mm)，圓形、正方形均可。小于0.030”(30mil)之測點需額外加工，以導(dǎo)正目標(biāo)。(i) 測點的Pad 及Via 不應(yīng)有防焊漆(Solder Mask)。(j) 測點應(yīng)離板邊或折邊至少100mil。(k) 錫點被實踐證實是最好的測試探針接觸點。因為錫的氧化物較輕且容易刺穿。以錫點作測試點，因接觸不良導(dǎo)致誤判的機會極少且可延長探針使用壽命。錫點尤其以PCB 光板制作時的噴錫點最佳。PCB 裸銅測點，高溫后已氧化，且其硬度高，所以探針接觸電阻變化而致測試誤判率很高。如果裸銅測點在SMT 時加上錫膏再經(jīng)回流焊固化為錫點，雖可大幅改善，但因助焊劑或吃錫不完全的緣故，仍會出現(xiàn)較多的接觸誤判。

標(biāo)簽： PCB 可測性設(shè)計布線規(guī)則

上傳時間： 2014-01-14

上傳用戶：cylnpy