LTE基站誤碼率測試是基站射頻測試中最為關(guān)鍵的測試項目之一，提出一種快速、高效的測試方法和測試架構(gòu)。該方案采用基站射頻板作為數(shù)據(jù)采集卡、完成上行鏈路的解調(diào)和模擬信號轉(zhuǎn)換成I/Q數(shù)據(jù)功能，利用ADS、MATLAB搭建上行信道的同步、解碼功能。測試表明該方案的測試精度達(dá)到 0.2dB，完全滿足研發(fā)和生產(chǎn)中測試上行相關(guān)射頻指標(biāo)的功能需求， 同時本設(shè)計還具有開發(fā)周期短、投資成本低，操作簡便、很強的跨系統(tǒng)移植能力。
上傳時間： 2013-11-17
上傳用戶：xhwst
很多教材都是從統(tǒng)計的觀點討論分析了最佳接收機的誤碼率問題，統(tǒng)計的觀點認(rèn)為信道的噪聲是非帶限的高斯白噪聲，分析的過程也假設(shè)接收機非帶限。但是從實際和濾波的觀點來看，任何形式的接收機都是頻帶受限的，進(jìn)入到接收機檢測器的噪聲頻帶也會受限。文中基于統(tǒng)計和濾波的觀點，討論了最佳接收機的誤碼率問題，得出的結(jié)論相同，但是分析的過程體現(xiàn)了兩者的不同之處，有助于更好的了解數(shù)字信號的最佳接收。
上傳時間： 2013-11-04
上傳用戶：爺?shù)臍赓|(zhì)
文中利用散射迭加方法，推導(dǎo)了多層土壤視在電阻率的計算公式。在此基礎(chǔ)上結(jié)合場地測試數(shù)據(jù)，利用復(fù)鏡像法和電位函數(shù)計算法對天線場區(qū)的土壤模型進(jìn)行反演，獲得土壤分層結(jié)構(gòu)。然后從電磁理論出發(fā)，根據(jù)所得到的土壤分層模型參數(shù)，推導(dǎo)出甚低頻大地等效電阻率的3種等效法則，并對每一種等效法則下的等效電阻率進(jìn)行了推導(dǎo)分析。
上傳時間： 2013-11-10
上傳用戶：guanliya
編碼器倍頻、鑒相電路在FPGA中的實現(xiàn)
標(biāo)簽： FPGA 編碼器 倍頻 中的實現(xiàn)
上傳時間： 2013-10-27
上傳用戶：royzhangsz
摘要: 串行傳輸技術(shù)具有更高的傳輸速率和更低的設(shè)計成本, 已成為業(yè)界首選, 被廣泛應(yīng)用于高速通信領(lǐng)域。提出了一種新的高速串行傳輸接口的設(shè)計方案, 改進(jìn)了Aurora 協(xié)議數(shù)據(jù)幀格式定義的弊端, 并采用高速串行收發(fā)器Rocket I/O, 實現(xiàn)數(shù)據(jù)率為2.5 Gbps的高速串行傳輸。關(guān)鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協(xié)議 為促使FPGA 芯片與串行傳輸技術(shù)更好地結(jié)合以滿足市場需求, Xilinx 公司適時推出了內(nèi)嵌高速串行收發(fā)器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協(xié)議———Aurora 協(xié)議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復(fù)等功能, 可以理想地適用于芯片之間或背板的高速串行數(shù)據(jù)傳輸。Aurora 協(xié)議是為專有上層協(xié)議或行業(yè)標(biāo)準(zhǔn)的上層協(xié)議提供透明接口的第一款串行互連協(xié)議, 可用于高速線性通路之間的點到點串行數(shù)據(jù)傳輸, 同時其可擴展的帶寬, 為系統(tǒng)設(shè)計人員提供了所需要的靈活性[4]。但該協(xié)議幀格式的定義存在弊端,會導(dǎo)致系統(tǒng)資源的浪費。本文提出的設(shè)計方案可以改進(jìn)Aurora 協(xié)議的固有缺陷,提高系統(tǒng)性能, 實現(xiàn)數(shù)據(jù)率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應(yīng)用前景。
標(biāo)簽： Rocket 2.5 高速串行 收發(fā)器
上傳時間： 2013-10-13
上傳用戶：lml1234lml
第二部分：DRAM 內(nèi)存模塊的設(shè)計技術(shù)..............................................................143第一章 SDR 和DDR 內(nèi)存的比較..........................................................................143第二章 內(nèi)存模塊的疊層設(shè)計.............................................................................145第三章 內(nèi)存模塊的時序要求.............................................................................1493.1 無緩沖（Unbuffered）內(nèi)存模塊的時序分析.......................................1493.2 帶寄存器（Registered）的內(nèi)存模塊時序分析...................................154第四章 內(nèi)存模塊信號設(shè)計.................................................................................1594.1 時鐘信號的設(shè)計.......................................................................................1594.2 CS 及CKE 信號的設(shè)計..............................................................................1624.3 地址和控制線的設(shè)計...............................................................................1634.4 數(shù)據(jù)信號線的設(shè)計...................................................................................1664.5 電源，參考電壓Vref 及去耦電容.........................................................169第五章 內(nèi)存模塊的功耗計算.............................................................................172第六章 實際設(shè)計案例分析.................................................................................178 目前比較流行的內(nèi)存模塊主要是這三種：SDR，DDR，RAMBUS。其中，RAMBUS內(nèi)存采用阻抗受控制的串行連接技術(shù),在這里我們將不做進(jìn)一步探討，本文所總結(jié)的內(nèi)存設(shè)計技術(shù)就是針對SDRAM 而言(包括SDR 和DDR)。現(xiàn)在我們來簡單地比較一下SDR 和DDR，它們都被稱為同步動態(tài)內(nèi)存，其核心技術(shù)是一樣的。只是DDR 在某些功能上進(jìn)行了改進(jìn)，所以DDR 有時也被稱為SDRAM II。DDR 的全稱是Double Data Rate，也就是雙倍的數(shù)據(jù)傳輸率，但是其時鐘頻率沒有增加，只是在時鐘的上升和下降沿都可以用來進(jìn)行數(shù)據(jù)的讀寫操作。對于SDR 來說,市面上常見的模塊主要有PC100/PC133/PC166,而相應(yīng)的DDR內(nèi)存則為DDR200(PC1600)/DDR266(PC2100)/DDR333(PC2700)。
標(biāo)簽： DRAM 內(nèi)存模塊 設(shè)計技術(shù)
上傳時間： 2013-10-18
上傳用戶：宋桃子
本文將接續(xù)介紹電源與功率電路基板，以及數(shù)字電路基板導(dǎo)線設(shè)計。寬帶與高頻電路基板導(dǎo)線設(shè)計a.輸入阻抗1MHz，平滑性(flatness)50MHz 的OP增幅器電路基板圖26 是由FET 輸入的高速OP 增幅器OPA656 構(gòu)成的高輸入阻抗OP 增幅電路，它的gain取決于R1、R2，本電路圖的電路定數(shù)為2 倍。此外為改善平滑性特別追加設(shè)置可以加大噪訊gain，抑制gain-頻率特性高頻領(lǐng)域時峰值的R3。圖26 高輸入阻抗的寬帶OP增幅電路圖27 是高輸入阻抗OP 增幅器的電路基板圖案。降低高速OP 增幅器反相輸入端子與接地之間的浮游容量非常重要，所以本電路的浮游容量設(shè)計目標(biāo)低于0.5pF。如果上述部位附著大浮游容量的話，會成為高頻領(lǐng)域的頻率特性產(chǎn)生峰值的原因，嚴(yán)重時頻率甚至?xí)驗閒eedback 阻抗與浮游容量，造成feedback 信號的位相延遲，最后導(dǎo)致頻率特性產(chǎn)生波動現(xiàn)象。此外高輸入阻抗OP 增幅器輸入部位的浮游容量也逐漸成為問題，圖27 的電路基板圖案的非反相輸入端子部位無full ground設(shè)計，如果有外部噪訊干擾之虞時，接地可設(shè)計成網(wǎng)格狀(mesh)。圖28 是根據(jù)圖26 制成的OP 增幅器Gain－頻率特性測試結(jié)果，由圖可知即使接近50MHz頻率特性非常平滑，-3dB cutoff頻率大約是133MHz。
標(biāo)簽： PCB
上傳時間： 2013-11-09
上傳用戶：z754970244
特點 顯示范圍-19999至99999位數(shù) 最高輸入頻率 10KHz 計數(shù)速度 50,5000脈波/秒可選擇 四種輸入模式可選擇(加算,減算,加減算,90度相位差加減算 90度相位差加減算具有提高解析度4倍功能 輸入脈波具有預(yù)設(shè)刻度功能 2組警報功能 15 BIT 類比輸出功能 數(shù)位RS-485介面
上傳時間： 2013-10-15
上傳用戶：1039312764
基于刪除平均（CM）和單元平均（CA）提出了一種新型的恒虛警率檢測器,它采用CM和CA產(chǎn)生局部估計,再將這兩個局部估計與檢測單元進(jìn)行比較,取逼近于檢測單元的局部估計作為總的雜波功率估計。在SwerlingⅡ型目標(biāo)假設(shè)和高斯雜波下,推導(dǎo)出它的檢測概率Pd和虛警概率Pfa的解析表達(dá)式。
上傳時間： 2014-08-19
上傳用戶：hn891122
多抽樣率頻率抽樣FIR 數(shù)字濾波器設(shè)計
上傳時間： 2015-01-11
上傳用戶：維子哥哥
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
