隨著圖像處理技術和投影技術的不斷發展,人們對高沉浸感的虛擬現實場景提出了更高的要求,這種虛擬顯示的場景往往由多通道的投影儀器同時在屏幕上投影出多幅高清晰的圖像,再把這些單獨的圖像拼接在一起組成一幅大場景的圖像。而為了給人以逼真的效果,投影的屏幕往往被設計為柱面屏幕,甚至是球面屏幕。當圖像投影在柱面屏幕的時候就會發生幾何形狀的變化,而避免這種幾何變形的就是圖像拼接過程中的幾何校正和邊緣融合技術。 一個大場景可視化系統由投影機、投影屏幕、圖像融合機等主要模塊組成。在虛擬現實應用系統中,要實現高臨感的多屏幕無縫拼接以及曲面組合顯示,顯示系統還需要運用幾何數字變形及邊緣融合等圖像處理技術,實現諸如在平面、柱面、球面等投影顯示面上顯示圖像。而關鍵設備在于圖像融合機,它實時采集圖形服務器,或者PC的圖像信號,通過圖像處理模塊對圖像信息進行幾何校正和邊緣融合,在處理完成后再送到顯示設備。 本課題提出了一種基于FPGA技術的圖像處理系統。該系統實現圖像數據的AiD采集、圖像數據在SRAM以及SDRAM中的存取、圖像在FPGA內部的DSP運算以及圖像數據的D/A輸出。系統設計的核心部分在于系統的控制以及數字信號的處理。本課題采用XilinxVirtex4系列FPGA作為主處理芯片,并利用VerilogHDL硬件描述語言在FPGA內部設計了A/D模塊、D/A模塊、SRAM、SDRAM以及ARM處理器的控制器邏輯。 本課題在FPGA圖像處理系統中設計了一個ARM處理器模塊,用于上電時對系統在圖像變化處理時所需參數進行傳遞,并能實時從上位機更新參數。該設計在提高了系統性能的同時也便于系統擴展。 本文首先介紹了圖像處理過程中的幾何變化和圖像融合的算法,接著提出了系統的設計方案及模塊劃分,然后圍繞FPGA的設計介紹了SDRAM控制器的設計方法,最后介紹了ARM處理器的接口及外圍電路的設計。
上傳時間: 2013-04-24
上傳用戶:1047385479
隨著現代互聯網規模的不斷擴大,網絡數據流量迅速增長,傳統的路由器已經無法滿足網絡的交換和路由需求。當前,新一代路由器普遍利用了交換式路由技術,通過使用交換背板以充分利用公共通信鏈路,有效的提高了鏈路的利用率,并使各通信節點的并行通信成為可能。硬件系統設計中結合了專用網絡處理器,可編程器件各自的特點,采用了基于ASIC,FPGA,CPLD硬件結構模塊化的設計方法。基于ASIC技術體系的GSR的出現,使得路由器的性能大大提高。但是,這種路由器主要滿足數據業務(文字,圖象)的傳送要求,不能解決全業務(語音,數據,視頻)數據傳送的需要。隨著網絡規模的擴大,矛盾越來越突出,而基于網絡處理器技術的新一代路由器,從理論上提出了解決GSR所存在問題的解決方案。 基于網絡路由器技術實現的路由器,采用交換FPGA芯片硬件實現的方式,對路由器內部各種單播、多播數據包進行路由轉發,實現網絡路由器與外部數據收發芯片的數據通信。本文主要針對路由器內部交換FPGA芯片數據轉發流程的特點,分析研究了傳統交換FPGA所采用的交換算法,針對簡單FIFO算法所產生的線頭阻塞現象,結合虛擬輸出隊列(VOQ)機制及隊列仲裁算法(RRM)的特點,并根據實際設計中各外圍接口芯片,給出了一種消除數據轉發過程中出現的線頭阻塞的iSLIP改進算法。針對實際網絡單播、多播數據包在數據轉發處理過程的不同,給出了實際的解決方案。并對FPGA外部SSRAM包緩存帶寬的利用,數據轉發的包亂序現象及FPGA內部環回數據包的處理流程作了分析并提出了解決方案,有效的提高了路由器數據交換性能。 根據設計方案所采用的算法的實現方式,結合FPGA內部部分關鍵模塊的功能特點及性能要求,給出了交換FPGA內部可用BlockRam資源合理的分配方案及部分模塊的設計實現,滿足了實際的設計要求。所有處理模塊均在xilinx公司的FPGA芯片中實現。
上傳時間: 2013-04-24
上傳用戶:牛布牛
隨著電子技術和計算機技術的飛速發展,視頻圖像處理技術近年來得到極大的重視和長足的發展,其應用范圍主要包括數字廣播、消費類電子、視頻監控、醫學成像及文檔影像處理等領域。當前視頻圖像處理主要問題是當處理的數據量很大時,處理速度慢,執行效率低。而且視頻算法的軟件和硬件仿真和驗證的靈活性低。 本論文首先根據視頻信號的處理過程和典型視頻圖像處理系統的構成提出了基于FPGA的視頻圖像處理系統總體框圖;其次選擇視頻轉換芯片SAA7113,完成視頻圖像采集模塊的設計,主要分三步完成:1)配置視頻轉換芯片的工作模式,完成視頻轉化芯片SAA7113的初始化:2)通過分析輸出數據流的格式標準,來識別奇偶場信號、場消隱信號和有效行數據的開始和結束信號三種控制信號,并根據控制信號,用Verilog硬件描述語言編程實現圖像數據的采集;3)分析SRAM的讀寫控制時序,采用兩塊SRAM完成圖像數據的存儲。然后編寫軟件測試文件,在ISE Simulator仿真環境進行程序測試與運行,并分析仿真結果,驗證了數據采集和存儲的正確性;最后,對常用視頻圖像算法的MATLAB仿真,選擇適當的算子,采用工具MATLAB、System Generator for DSP和ISE,利用模塊構建方式,搭建視頻算法平臺,實現圖像平滑濾波、銳化濾波算法,在Simulink中仿真并自動生成硬件描述語言和網表,對資源的消耗做簡要分析。 本論文的創新點是采用新的開發環境System Generator for DSP實現視頻圖像算法。這種開發視頻圖像算法的方式靈活性強、設計周期短、驗證方便、是視頻圖像處理發展的必然趨勢。
上傳時間: 2013-07-28
上傳用戶:lingzhichao
紋理映射在計算機圖形計算中屬于光柵化階段,處理的是像素,主要的特點是數據的吞吐量大,對實時系統來說轉換的速度是一個關鍵的因素,人們尋求各種加速算法來提高運算速度。傳統的方法是用更快的處理器,并行算法或專用硬件。隨著數字技術的發展,尤其是可編程邏輯門陣列(FPGAs)的發展,提供了一種新的加速方法。FPGAs在密度和性能上都有突破性的發展,當前的FPGA芯片已經能夠運算各種圖形算法,而在速度上與專用的圖形卡硬件相同。因此,FPGA芯片非常適合這項工作。 本文主要工作包括以下幾個方面: 1、本文提出了一種MIPmapping紋理映射優化方法,改進了MIPmapping映射細化層次算法及紋理圖像的存儲方式,減少紋理尋址的計算量,提高紋理存儲的相關性。詳細內容請閱讀第三章。 2、提出了一種MIPmapping紋理映射優化方法的硬件實現方案,該方案針對移動設備對功耗和面積的要求,以及分辨率不高的特點,在參數空間到紋理地址的計算中用定點數來實現。詳細內容請閱讀第四章。 3、實現了紋理映射流水線單元紋理地址產生電路,及紋理濾波電路的FPGA設計,并給出設計的綜合和仿真結果。詳細內容請閱讀第五章4、實現了符合IEEE 754單精度標準的乘法、乘累加及除法運算器電路。乘法器采用改進型Booth編碼電路以減少部分積數量,用Wallace對部分積進行壓縮;乘累加器采用multiply-add fused算法,對關鍵路徑進行了優化;除法器為基于改進型泰勒級數展開的查找表結構實現,查找表尺寸只有208字節,電路為固定時延,在電路尺寸、延時及復雜度方面進行了較好的平衡。
上傳時間: 2013-04-24
上傳用戶:yxvideo
H.264視頻編解碼標準以其高壓縮比、高圖像質量、良好的網絡適應性等優點在數字電視廣播、網絡視頻流媒體傳輸、視頻實時通信等許多方面得到了廣泛應用。提高H.264幀內預測的速度,對于實時性要求較高的場合具有重大的意義。為此,論文在總結國內外相關研究的基礎上,針對H.264幀內預測的軟件實現具有運算量大、實時性差等缺點,提出了一種基于FPGA的高并行、多流水線結構的幀內預測算法的硬件實現。 論文在詳細闡述H.264幀內預測編碼技術的基礎上,分析了17種預測模式算法,通過Matlab仿真建模,直觀地給出了預測模式的預測效果,并在JM12.2官方驗證平臺上測試比較各種預測模式對編碼性能的影響,以此為根據對幀內預測模式進行裁剪。接著論文提出了基于FPGA的幀內預測系統的設計方案,將前段采集劍的RGB圖像通過色度轉換模塊轉換成YCbCr圖像,存入片外SDRAM中,控制模塊負責讀寫數掘送入幀內預測模塊進行處理。幀內預測模塊中,采用一種并行結構的可配置處理單元,即先求和再移位最后限幅的電路結構,來計算各預測模式下的預測值,極大地減小了預測電路的復雜度。針對預測模式選擇算法,論文采用多模式并行運算的方法,即多個結構相同的殘差計算模塊,同時計算各種預測模式對應的SATD值,充分發揮FPGA高速并行處理的能力。其中Hadamard變換使用行列分離的變換方法,采用蝶形快速變換、流水線設計提高硬件的工作效率。最后,論文設計了LCD顯示模塊直觀地顯示所得到的最佳預測模式。 整個幀內預測系統被劃分成多個功能模塊,采用層次化、模塊化的設計思想,并采用流水線結構和乒乓操作來提高系統的并行性、運行速度和總線利用率。所有模塊用Verilog語言設計,由Modelsim仿真和集成開發環境ISE9.1綜合。仿真與綜合結果表明,系統時鐘頻率最高達到106.7MHz。該設計在完成功能的基礎上,能夠較好地滿足實時性要求。論文對于研究基于FPGA的H.264視頻壓縮編碼系統進行了有益的探索,具有一定的實用價值。
上傳時間: 2013-07-21
上傳用戶:ABCD_ABCD
遺傳算法是一種基于自然選擇原理的優化算法,在很多領域有著廣泛的應用。但是,遺傳算法使用計算機軟件實現時,會隨著問題復雜度和求解精度要求的提高,產生很大的計算延時,這種計算的延時限制了遺傳算法在很多實時性要求較高場合的應用。為了提升運行速度,可以使用FPGA作為硬件平臺,設計數字系統完成遺傳算法。和軟件實現相比,硬件實現盡管在實時性和并行性方面具有很大優勢,但同時會導致系統的靈活性不足、通用性不強。本文針對上述矛盾,使用基于功能的模塊化思想,將基于FPGA的遺傳算法硬件平臺劃分成兩類模塊:系統功能模塊和算子功能模塊。針對不同問題,可以在保持系統功能模塊不變的前提下,選擇不同的遺傳算子功能模塊完成所需要的優化運算。本文基于Xilinx公司的Virtex5系列FPGA平臺,使用VerilogHDL語言實現了偽隨機數發生模塊、隨機數接口模塊、存儲器接口/控制模塊和系統控制模塊等系統功能模塊,以及基本位交叉算子模塊、PMX交叉算子模塊、基本位變異算子模塊、交換變異算子模塊和逆轉變異算子模塊等遺傳算法功能模塊,構建了系統功能構架和遺傳算子庫。該設計方法不僅使遺傳算法平臺在解決問題時具有更高的靈活性和通用性,而且維持了系統架構的穩定。本文設計了多峰值、不連續、不可導函數的極值問題和16座城市的旅行商問題 (TSP)對遺傳算法硬件平臺進行了測試。根據測試結果,該硬件平臺表現良好,所求取的最優解誤差均在1%以內。相對于軟件實現,該系統在求解一些復雜問題時,速度可以提高2個數量級。最后,本文使用FPGA實現了粗粒度并行遺傳算法模型,并用于 TSP問題的求解。將硬件平臺的運行速度在上述基礎上提高了近1倍,取得了顯著的效果。關鍵詞:遺傳算法,硬件實現,并行設計,FPGA,TSP
上傳時間: 2013-06-15
上傳用戶:hakim
論文研究了基于Bayer格式的CCD原始圖像的顏色插值算法,并將設計的改進算法應用到以FPGA為核心的圖像采集前端。出于對成本和體積的考慮,一般的數字圖像采集系統采用單片CCD或CMOS圖像傳感器,然后在感光表面覆蓋一層顏色濾波陣列(CFA),經過CFA后每個像素點只能獲得物理三基色(紅、綠、藍)其中一種分量,形成馬賽克圖像。為了獲得全彩色圖像,就要利用周圍像素點的值近似地計算出被濾掉的顏色分量,稱這個過程為顏色插值。由于當前對圖像采集系統的實時性要求越來越高,業內已經開始廣泛采用FPGA來進行圖像處理,充分發揮硬件并行運算的速度優勢,以求在處理速度和成像質量兩方面均達到滿意的效果。。主要的工作內容如下: 本文首先介紹了彩色濾波陣列、圖像色彩恢復和插值算法的概念,然后分析和研究了當下常用的顏色插值算法,如雙線性插值算法、加權系數法等等,指出了各個算法的特點和不足;接下來針對硬件系統并行運算的特性和實時性處理的要求,結合其中兩種算法的思路設計了適用于硬件的改進算法,該算法主要引入了方向標志位的概念以及平滑的邊界仲裁法則來檢測邊界,借鑒利用梯度的三角函數關系來判斷邊界方向,通過簡化且適用于硬件的方法計算加權系數,從而選擇合適的方向進行插值。 在介紹了FPGA用于圖像處理的優勢后,針對FPGA的特點采用模塊化結構設計,詳細闡述了本文算法的軟件實現過程及所使用到的關鍵技術;文章設計了一個以FPGA為核心的前端圖像采集平臺,并將改進插值算法應用到整個系統當中。詳細分析了采集前端的硬件需求,討論了核心芯片的選型和硬件平臺設計中的注意事項,完成了印制電路板的制作。 文章通過MATLAB仿真得到了量化的性能評估數據,并選取幾種算法在硬件平臺上運行,得到了實驗圖片。最后結合圖片的視覺效果和仿真數據對幾種不同算法的效果進行了評估和比較,證明改進的算法對圖像質量有所增強,取得了良好的效果。
上傳時間: 2013-06-11
上傳用戶:it男一枚
高性能ADC產品的出現,給混合信號測試領域帶來前所未有的挑戰。并行ADC測試方案實現了多個ADC測試過程的并行化和實時化,減少了單個ADC的平均測試時間,從而降低ADC測試成本。本文實現了基于FPGA的ADC并行測試方法。在閱讀相關文獻的基礎上,總結了常用ADC參數測試方法和測試流程。使用FPGA實現時域參數評估算法和頻域參數評估算法,并對2個ADC在不同樣本數條件下進行并行測試。 本研究通過在FPGA內部實現ADC測試時域算法和頻域算法相結合的方法來搭建測試系統,完成了音頻編解碼器WM8731L的控制模式接口、音頻數據接口、ADC測試時域算法和頻域算法的FPGA實現。整個測試系統使用Angilent33220A任意信號發生器提供模擬激勵信號,共用一個FPGA內部實現的采樣時鐘控制模塊。并行測試系統將WM8731.L片內的兩個獨立ADC的串行輸出數據分流成左右兩通道,并對其進行串并轉換。然后對左右兩個通道分別配置一個FFT算法模塊和時域算法模塊,并行地實現了ADC參數的評估算法。在樣本數分別為128和4096的實驗條件下,對WM8731L片內2個被測.ADC并行地進行參數評估,被測參數包括增益GAIN、偏移量OFFSET、信噪比SNR、信號與噪聲諧波失真比SINAD、總諧波失真THD等5個常用參數。實驗結果表明,通過在FPGA內配置2個獨立的參數計算模塊,可并行地實現對2個相同ADC的參數評估,減小單個ADC的平均測試時間。FPGA片內實時評估算法的實現節省了測試樣本傳輸至自動測試機PC端的時間。而且只需將HDL代碼多次復制,就可實現多個被測ADC在同一時刻并行地被評估,配置靈活。基于FPGA的ADC并行測試方法易于實現,具有可行性,但由于噪聲的影響,測試精度有待進一步提高。該方法可用于自動測試機的混合信號選項卡或測試子系統。
上傳時間: 2013-06-07
上傳用戶:gps6888
神經網絡控制算法作為一種比較成熟的智能控制算法,在空空導彈的理論研究中也得到了很多應用,但它的實際應用通常是通過軟件實現的,而軟件實現是串行執行指令,運行速度慢,可靠性低,很難滿足實際導彈制導系統實時性的要求。控制算法硬件實現的最大特點就是可提高控制算法的實時運算速度和可靠性。本課題針對導彈制導系統,以FPGA為硬件平臺研究神經網絡控制算法的硬件實現。本文首先對BP神經網絡算法思想進行了深入分析,并對BP網絡的各個階段進行了理論推導,最后對BP神經網絡PID飛行控制算法進行了研究和總結,為硬件實現提供了理論基礎。基于對上述理論的深入研究和分析,本文提出了一種適合FPGA實現該神經網絡控制算法的硬件實現模型。在該模型中,神經網絡各層之間采用串行執行數據方式,層間則采用并行運行方式,可有效提高系統的運算速度。由于模塊化、層次化的自頂向下的模塊化設計方法可有效減少錯誤的產生,是設計復雜大規模系統的理想設計方法。本文采用了此設計方法,通過把系統模塊化,對各個子模塊分別用VHDL硬件描述語言進行描述,并基于QUARTUS II軟件開發平臺進行綜合和仿真,直到達到研究設計要求。最后將仿真程序源代碼下載配置到具體的Cyclone II系列EP2C70 FPGA芯片中,應用于某實際導彈控制系統的研究。理論分析和實驗結果表明該神經網絡飛行控制算法的FPGA硬件實現是有效可行的,可滿足系統實時性的要求,為制導系統的實際工程實現提供了基礎。
上傳時間: 2013-04-24
上傳用戶:冇尾飛鉈
數字PID控制算法是將模擬PID離散化得到,各參數有著明顯的物理意義,調整方便,所以PID控制器很受工程技術人員的喜愛。
上傳時間: 2013-10-15
上傳用戶:nairui21