設計了一款基于Avalon總線的8051MCU IP核。它支持MCS-51指令集，優(yōu)化內部的結構，通過采用流水線技術、指令映射技術、指令預取技術、微代碼技術等極大的提高了IP核的工作速度，使IP核在100MHz時鐘下，能夠單周期執(zhí)行一條指令。本設計使用Modelsim軟件完成了功能仿真和時序仿真，并在以Altera 公司的Cyclone II FPGA芯片為核心的DE2開發(fā)板上完成了硬件驗證。
標簽： Avalon 8051 MCU 總線
上傳時間： 2013-11-02
上傳用戶：gundan
提出了一種星載IEEE 1394智能終端的設計方案，介紹了基于MC8051軟核與Actel APA系列FPGA開發(fā)IEEE 1394總線接口的設計過程與要點，實現(xiàn)了靈活、小型化、易于擴展的1394總線接口。
標簽： 8051 1394 MC 軟核
上傳時間： 2014-12-27
上傳用戶：Aeray
本文介紹了利用EDA技術設計出與MCS-51系列微處理器指令集完全兼容的8位嵌入式微處理器芯片的IP核,并經(jīng)過驗證獲得了滿意的效果。
標簽： EDA 單片機 IP核
上傳時間： 2013-10-28
上傳用戶：標點符號
上傳時間： 2013-11-14
上傳用戶：qq1604324866
引導程序的開發(fā)是系統(tǒng)芯片設計的重要組成部分。針對基于8051核的某控制系統(tǒng)芯片的具體要求，提出了一種系統(tǒng)芯片引導程序的設計策略。該策略思路是：當系統(tǒng)上電復位后,開始執(zhí)行固化在系統(tǒng)芯片中的引導程序，并加載存儲于片外串行接口Flash的用戶程序到片內SRAM中；加載完成后，程序無條件跳到SRAM中執(zhí)行用戶程序。在分析該系統(tǒng)芯片組成的基礎上，重點闡述了引導程序開發(fā)面臨的問題、解決的思路、引導程序的具體實現(xiàn)及開發(fā)編譯環(huán)境的配置。該方案對其它系統(tǒng)芯片引導程序的設計具有一定的參考價值。
標簽： 8051 SoC 引導程序
上傳時間： 2013-11-23
上傳用戶：zhtzht
用VHDL語言進行MCS－51兼容單片機ip核開發(fā)
標簽： VHDL MCS 51兼容 語言
上傳用戶：nem567397
QuartusII中利用免費IP核的設計 作者：雷達室 以設計雙端口RAM為例說明。 Step1：打開QuartusII，選擇File—New Project Wizard，創(chuàng)建新工程，出現(xiàn)圖示對話框，點擊Next；
標簽： Quartus RAM IP核 雙端口
上傳時間： 2014-12-28
上傳用戶：fghygef
基于FPGA的GPIB接口IP核的研究與設計
標簽： FPGA GPIB 接口 IP核
上傳時間： 2013-11-04
上傳用戶：bensonlly
ISE新建工程及使用IP核步驟詳解
標簽： ISE IP核 工程
上傳時間： 2013-11-18
上傳用戶：peterli123456
ISE_IP核創(chuàng)建教程及DDR3_ip核使用注意事項
標簽： ISE_IP DDR ip 教程
上傳時間： 2013-11-11
上傳用戶：lmeeworm
蟲蟲下載站版權所有 京ICP備2021023401號-1
<blockquote id="zejur"></blockquote>
