核心板配置 核心板配置癿FPGA芯片是Cyclone II系列癿EP2C8Q208C，具有8256個LEs，36個M4K RAM blocks (4Kbits plus 512 parity bits)，同時具有165,888bit癿RAM，支持18個Embedded multipliers和2個PLL，資源配備十分豐富。實驗證明，返款芯片在嵌入NIOS II軟核將黑釐開収板癿所有外謳全部跑起來，僅占全部資源癿70-80% ; 核心板同時配備了64Mbit癿SDRAM，對亍運行NIOS軟核提供了有力癿保障，返款芯片為時鐘頻率有143MHz，實驗證明，NIOS II軟核主頻可以平穩(wěn)運行120MHz，速度迓是相當忚癿; 16Mbit癿配置芯片也為返款核心板增色丌少，丌僅可以存儲配置信息，同時迓可以實現(xiàn)NIOS II軟件程序存儲，你編寫癿程序再大也沒有后頊乀憂了。 20M癿有源晶振也是必丌可少癿，他是整個系統(tǒng)癿時鐘源泉;4個LED對亍調試來說更是提供了徑多方便;復位按鍵，重新配置按鍵，配置指示燈一個也丌能少;同時支持AS模式和JTAG模式; 除此以外，核心板一個更大的特點是它可以獨立亍底板單獨運行，為此配備了5V癿電源接口，高質量癿紅色開關，為了安全迓加入了自恢復保險絲。當然擴展口是丌能少癿，除了SDRAM占用癿38個IO口外，其他100個IO全部擴展出來，為大家可以迕行自我擴展實驗做好了充分癿準備。 四、 下擴展板配置 為了讓FPGA収揮它癿強大功能，黑釐開収板為其謳計一款資源豐富癿下擴展板(乀所以叨下擴展板，是因為我們后續(xù)迓會有上擴展板)。下面我們就來簡單介終一下下擴展板癿資源配置。 支持網(wǎng)絡功能，配置ENC28J60網(wǎng)口芯片。ENC28J60是Microchip Technology(美國微芯科技公司)推出癿28引腳獨立以太網(wǎng)控刢器。目前市場上大部分以太網(wǎng)控刢器癿封裝均赸過80引腳，而符吅IEEE 802.3協(xié)議癿ENC28J60叧有28引腳，既能提供相應癿功能，又可以大大簡化相關謳計，減小空間; 支持USB功能，配置CH376芯片。CH376 支持USB 謳備方式和USB 主機方式，幵丏內置了USB 途訊協(xié)議癿基本固件，內置了處理Mass-Storage海量存儲謳備癿與用途訊協(xié)議癿固件，內置了SD 卡癿途訊接口固件，內置了FAT16和FAT32 以及FAT12 文件系統(tǒng)癿管理固件，支持常用癿USB 存儲謳備(包括U 盤/USB 硬盤/USB 閃存盤/USB 讀卡器)和SD 卡(包括標準容量SD 卡和高容量HC-SD 卡以及協(xié)議兼容癿MMC 卡和TF 卡); 支持板載128*64的點陣LCD。ST7565P控刢芯片，內置DC/DC電路，途過軟件調節(jié)對比度。該芯片支持，幵口和串口丟種方式;
上傳時間： 2013-11-23
上傳用戶：ouyangtongze
1.1 概述恩智浦半導體推出其第二代車載網(wǎng)絡LIN核的系統(tǒng)基礎芯片（SBC）UJA1079TW產品，實現(xiàn)了性能、功耗以及電子控制單元（ECU）成本的優(yōu)化，惠及車身控制模塊、車內溫度控制、座椅控制、電動助力轉向（EPS）、自適應照明、雨量/光強傳感器、泊車輔助及傳輸模塊等廣泛的車載應用。UJA1079TW支持車載網(wǎng)絡互聯(lián)應用，這些應用通過使用LIN作為本地總線來控制電源和傳感器設備。
上傳時間： 2013-10-12
上傳用戶：chongchongsunnan
恩智浦半導體推出其第二代車載網(wǎng)絡CAN核的系統(tǒng)基礎芯片（SBC）UJA1076TW產品，實現(xiàn)了性能、功耗以及電子控制單元（ECU）成本的優(yōu)化，惠及車身控制模塊、車內溫度控制、座椅控制、電動助力轉向（EPS）、自適應照明、雨量/光強傳感器、泊車輔助及傳輸模塊等廣泛的車載應用。UJA1076TW支持車載網(wǎng)絡互聯(lián)應用，這些應用通過使用高速CAN作為主網(wǎng)絡接口來控制電源和傳感器設備。UJA1076TW SBC產品集成以下功能器件：
上傳時間： 2014-01-14
上傳用戶：2467478207
介紹了SoPC（System on a Programmable Chip）系統(tǒng)的概念和特點，給出了基于PLB總線的異步串行通信（UART）IP核的硬件設計和實現(xiàn)。通過將設計好的UART IP核集成到SoPC系統(tǒng)中加以驗證，證明了所設計的UART IP核可以正常工作。該設計方案為其他基于SoPC系統(tǒng)IP核的開發(fā)提供了一定的參考。
上傳時間： 2013-11-12
上傳用戶：894448095
多維多選擇背包問題(MMKP)是0-1背包問題的延伸，背包核已經(jīng)被用來設計解決背包問題的高效算法。目的是研究如何獲得一種背包核，并以此高效處理多維多選擇背包問題。首先給出了一種方法確定MMKP的核，然后闡述了利用核精確解決MMKP問題的B&B算法，列出了具體的算法步驟。在分析了算法的存儲復雜度后，將算法在各種實例上的運行效果與目前解決MMKP問題的常用算法的運行效果進行了比較，發(fā)現(xiàn)本文的算法性能優(yōu)于以往任何算法。
上傳時間： 2013-11-20
上傳用戶：wangw7689
目前很多高等院校對《計算機文化基礎》課程的教學未能因材施教。針對這種狀況。本文在新的教育教學理念指導下，采用問卷調查等教育科學研究方法，通過分級教學實踐，構建了我院《計算機文化基礎》課程的分級教學模式，對于推動高等院校《計算機文化基礎》課程的教學改革具有現(xiàn)實的意義，同時也對其他學科的教學改革具有借鑒意義。
上傳時間： 2013-11-06
上傳用戶：changeboy
《JAVA多線程設計模式》通過淺顯易懂的文字與實例來介紹JAVA線程相關的設計模式概念，并且通過實際的JAVA程序范例和UML圖示來一一解說，書中有代碼的重要部分加上標注使讀者更加容易解讀，再配合眾多的說明圖解，無論對于初學者還是程序設計高手來說，這都是一本學習和認識設計模式非常難得的好書。
上傳時間： 2014-12-31
上傳用戶：1214209695
IP核生成文件：（Xilinx/Altera 同） IP核生成器生成 ip 后有兩個文件對我們比較有用，假設生成了一個 asyn_fifo 的核，則asyn_fifo.veo 給出了例化該核方式（或者在 Edit－》Language Template-》COREGEN 中找到verilog/VHDL 的例化方式）。asyn_fifo.v 是該核的行為模型，主要調用了 xilinx 行為模型庫的模塊，仿真時該文件也要加入工程。（在 ISE中點中該核，在對應的 processes 窗口中運行“ View Verilog Functional Model ”即可查看該 .v 文件）。如下圖所示。
上傳時間： 2013-10-20
上傳用戶：lingfei
定制簡單LED的IP核的設計源代碼
上傳時間： 2013-10-19
上傳用戶：gyq
QuartusII中利用免費IP核的設計 作者：雷達室 以設計雙端口RAM為例說明。 Step1：打開QuartusII，選擇File—New Project Wizard，創(chuàng)建新工程，出現(xiàn)圖示對話框，點擊Next；
上傳時間： 2013-10-18
上傳用戶：909000580
