本文件包括多路選擇器器建模，譯碼器實驗程序，加法器實驗程序，比較器實驗程序，計數器建模，I2C接口標準建模源碼，串行接口RS232標準建模源碼標準，LCM建模源碼，時鐘６分頻源碼，串并轉化源碼。 ，對于硬件設計初學者來說有一定的參考價值。
標簽： 多路 選擇器 建模
上傳時間： 2014-01-21
上傳用戶：stvnash
在本次試驗中需要注意基址寄存器BX的移動方法，對以字為單位的數組，BX的移動方式 是每移動一次加2或者減2 另外函數調用的過程中需要小心PUSH和pop的調用是否安全，例如在name_sort中pop CX的 時候沒有先Push CX，導致了name_sort函數不可以調用 此程序使用比較高效的方法只是對號碼單的首地址進行排序，為此開辟了一個地址數組 AdTable，類似C語言中的指針數組 在每個名字的前面存有每個名字的長度，有利于對名字進行比較，體現了空間換時間
標簽： 寄存器 移動
上傳時間： 2016-07-15
上傳用戶：gengxiaochao
使用verilog作為CPU設計語言實現單數據通路五級流水線的CPU。具有32個通用寄存器、一個程序計數器PC、一個標志寄存器FLAG，一個堆棧寄存器STACK。存儲器尋址粒度為字節。數據存儲以32位字對準。采用32位定長指令格式，采用Load/Store結構，ALU指令采用三地址格式。支持有符號和無符號整數加、減、乘、除運算，并支持浮點數加、減、乘、除四種運算，支持與、或、異或、非4種邏輯運算，支持邏輯左移、邏輯右移、算術右移、循環右移4種移位運算，支持Load/Store操作，支持地址/立即數加載操作，支持無條件轉移和為0轉移、非0轉移、無符號>轉移、無符號<轉移、有符號>轉移、有符號<轉移等條件轉移。
標簽： CPU verilog FLAG 語言
上傳時間： 2013-12-11
上傳用戶：源弋弋
實驗箱中以可編程通用異步、同步收發器8251為基礎，設計有串行接口電路。采用零調制方式連接兩臺實驗箱的串行接口，開發異步全雙工通訊程序。
標簽： 8251 實驗箱 可編程 收發器
上傳時間： 2014-01-15
上傳用戶：Ants
高性能、低功耗的 AVR® 8 位微處理器 • 先進的 RISC 結構 – 133 條指令 – 大多數可以在一個時鐘周期內完成 – 32 x 8 通用工作寄存器 + 外設控制寄存器 – 全靜態工作 – 工作于16 MHz 時性能高達16 MIPS
標簽： 8226 RISC AVR 133
上傳時間： 2016-08-11
上傳用戶：趙云興
蜂鳴器唱《祝你平安》 * * ********************************************************************************/ SPK bit P2.3 ORG 0000H LJMP START ORG 000BH INC 20H 中斷服務,中斷計數器加1 MOV TH0,#0D8H MOV TL0,#0EFH 12M晶振，形成10毫秒中斷
標簽： 蜂鳴器
上傳時間： 2014-11-08
上傳用戶：bruce5996
內含純DOS,WIN32控制臺和WIN32 GUI三個版本.它們生成的備份文件可以在任何版本中使用. WIN32 GUI版本暫使用備份功能(其他模塊也都已全部寫好,全是完整的,現在僅開啟備份功能),如果想使用還原替換和比較功能,可自行打開調用的開關或加幾句調用的代碼就可以了
標簽： WIN GUI 32 版本
上傳時間： 2016-09-28
上傳用戶：kytqcool
一種基于FPGA 實現的全并行結構FFT 設計方法，采用全并行加流水結構, 可在一個時鐘節拍內完成32 點FFT 運算的功能, 設計最高運算速度可達11ns
標簽： FPGA FFT 并行 設計方法
上傳時間： 2013-12-18
上傳用戶：小鵬
FLV 播放器，使用的皮膚控件應該是 SkinCrafter:) 該 FLV 播放器除支持調整播放畫面大小、切換全屏顯示／置頂顯示、切換靜音等常規特性，還允許截取 FLV 中的幀為靜態的圖片（FLV 截圖），其輸出格式可以是 JPG/PNG/BMP 等。此軟件自帶文件類型關聯特性，與 FLV 文件關聯后，直接雙擊 FLV 就可以調用其進行播放了
標簽： FLV 播放器
上傳時間： 2016-09-30
上傳用戶：ainimao
單片機控制步進電機加減速C語言源程序，通過不斷改變定時器的定時初值來提高頻率。
標簽： 單片機控制 減 C語言 步進電機
上傳時間： 2014-01-22
上傳用戶：xhz1993
蟲蟲下載站版權所有 京ICP備2021023401號-1
