隨著電力電子技術的發(fā)展，開關電源的小型化、高頻化成為趨勢，其中各個部分工作時的電磁干擾問題也越來越嚴重，因此開關電源的電磁兼容性也越來越引起人們的重視。目前，軟開關技術因其能減少開關損耗和提高效率，在開關電源中應用越來越廣泛。本文的主要目的是針對開關電源中的電磁干擾進行分析，研究軟開關技術對電磁干擾的影響，并且提出一種抑制共模干擾的濾波方法。 本文首先介紹了電磁兼容的定義、開關電源EMI的特點，論述了開關電源中EMI的研究現(xiàn)狀。從電磁干擾的三要素出發(fā)，介紹了開關電源中電磁干擾的干擾源和干擾的耦合通路。分析了電感、電容、高頻變壓器等器件的高頻特性，并介紹了線性阻抗穩(wěn)定系統(tǒng)(LISN)的定義和作用。在了解了軟開關基本概念的基礎上，本文以全橋變換器為對象，介紹了移相全橋ZVS的工作原理，分析了它在實現(xiàn)過程中對共模干擾的影響，并在考慮IGBT寄生電容的情況下，對其共模干擾通道進行了分析。然后以UC3875為核心，設計了移相全橋ZVS的控制電路和主電路，實現(xiàn)了軟開關。為了對共模干擾進行抑制，本文提出了一種新型的有源和無源相結(jié)合的EMI濾波器，即無源部分采用匹配網(wǎng)絡法，將阻抗失配的影響降到最低；有源部分采用前饋控制，對共模電流進行補償。 針對以上提出的問題，本文通過Saber軟件對移相全橋ZVS進行了仿真，并和硬開關條件下的傳導干擾進行了比較，得出了在高頻段，ZVS的共模干擾小于硬開關，在較低頻段改善不大，甚至更加嚴重，而差模干擾有較大衰減的結(jié)論。通過對混合濾波器進行仿真，取得了良好的濾波效果，和傳統(tǒng)的無源EMI濾波器相比，在體積和重量上都有一定優(yōu)勢。
上傳時間： 2013-05-28
上傳用戶：iswlkje
脈沖電暈法煙氣脫硫脫硝技術是利用電暈放電產(chǎn)生的高能電子與中性分子碰撞，產(chǎn)生自由基和活性粒子，在有氨加入的條件下，將SO2、NOx轉(zhuǎn)化為硫銨和硝銨。根據(jù)現(xiàn)有脈沖電暈法電源設備不能大規(guī)模工業(yè)化實踐應用的缺點，設計了一種新型的高頻高壓交直流疊加的脫硫脫硝電源。 本文重點介紹了交、直流電源的工作原理，對電源中的串聯(lián)諧振情況進行了具體的分析，交流電源采用串聯(lián)負載串聯(lián)諧振的工作方式，直流電源采用并聯(lián)負載串聯(lián)諧振的工作方式。通過變壓器升壓和諧振升壓，可使交流電壓的上升率大于200V/us，直流電壓可達到上萬伏。同時計算了電源的主要參數(shù)，為實驗打下基礎。為了進一步提高交流電壓的頻率，針對感性負載，采用全橋移相軟開關控制策略，為開關器件提供零電壓關斷條件。通過理論分析、仿真及實驗對軟、硬開關過程及損耗進行比較，證明軟開關對提高開關頻率的促進作用。 為方便對交、直流電壓幅值進行調(diào)節(jié)，設計了電源控制系統(tǒng)，采用兩個數(shù)字PID控制器，能同時對二者的幅值進行控制，并以液晶和鍵盤作為人機交互界面，方便用戶的操作。 交直流疊加的電源可以使反應器產(chǎn)生穩(wěn)定、寬范圍、有效的流光。交流電壓使放電增強，產(chǎn)生的自由基多，氧化脫除量增加。直流基壓驅(qū)使正離子和電子離開流光通道，自由基分布更廣，與SO2等接觸面增加，增強脫硫脫硝效果。 本文也對脫硫脫硝系統(tǒng)的電磁干擾情況進行分析，并采用接地、屏蔽、隔離等方法提高系統(tǒng)的電磁兼容性能。
標簽： 脫硫 大容量 控制系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：6546544
隨著計算機網(wǎng)絡與嵌入式控制技術的迅速發(fā)展，作為傳統(tǒng)運輸行業(yè)的鐵路系統(tǒng)對此也有了新的要求，列車通信網(wǎng)絡應運而生。經(jīng)過多年的發(fā)展，國際電工委員會(IEC)為了規(guī)范列車通信網(wǎng)絡，于1999年通過了IEC61375-1標準。該標準將列車通信網(wǎng)絡分為兩條總線：絞線式列車總線(WTB)和多功能車輛總線(MVB)。MVB是一個標準通信介質(zhì)，為掛在其上的設備傳輸和交換數(shù)據(jù)。而多功能車輛總線控制器(MVBC)是MVB與MVB實際物理層之間的接口，其主要實現(xiàn)MVB數(shù)據(jù)鏈路層的功能。由于該項關鍵技術仍被國外公司壟斷，因此開發(fā)具有自主知識產(chǎn)權的MVBC迫在眉睫。 鑒于上述原因，本文深入研究了IEC61375-1標準。根據(jù)MVBC的技術特點，本文提出了使用FPGA來實現(xiàn)其具體功能的方案。掛在MVB總線上的設備分為五類，他們的功能各不相同。而支持4類設備的MVBC具有設備狀態(tài)、過程數(shù)據(jù)、消息數(shù)據(jù)通信和總線管理功能，并且兼容2類和3類設備。本文的目的就是用FPGA實現(xiàn)支持4類設備的MVBC。 本文采用自頂向下的設計方法。整個MVBC主要劃分為：編碼模塊、譯碼模塊、冗余控制模塊、報文分析單元、通信存儲控制器、主控制單元、地址邏輯模塊。在整個開發(fā)流程中，使用Xilinx的ISE集成開發(fā)環(huán)境。使用Verilog HDL硬件描述語言對上述各個模塊進行RTL級描述，并用Synplify Pro進行綜合。最后，在ModelSim中對各個模塊進行了布線后仿真和驗證。 在實驗室條件下，通過嚴格的仿真驗證后，其結(jié)果證明了本文設計的模塊達到了IEC61375-1標準的要求。因此，用FPGA實現(xiàn)MVBC這一方案具有可操作性。 關鍵詞：列車通信網(wǎng)；多功能車輛總線；多功能車輛總線控制器；現(xiàn)場可編程門陣列
上傳時間： 2013-07-18
上傳用戶：wxhwjf
隨著我國工業(yè)和國民經(jīng)濟的快速發(fā)展，電網(wǎng)負荷急劇增加，特別是沖擊性、非線性負荷所占比重不斷加大，使得供電電壓發(fā)生波動和閃變，嚴重影響著電網(wǎng)的電能質(zhì)量。根據(jù)國際電工委員會(IEC)電磁兼容(EMC)標準IEC61000-3-7以及國標GB12326-2000，電壓波動和閃變己成為衡量電能質(zhì)量的重要指標。 電壓波動和閃變作為衡量電能質(zhì)量的重要指標，能更直接、迅速地反映出電網(wǎng)的供電質(zhì)量。然而，目前國內(nèi)還沒有很好的電壓波動與閃變測量的數(shù)字信號處理方法。為此，論文在深入研究電壓波動和閃變測量技術的基礎上，提出一種基于Simulink/DSP Builder的數(shù)字信號處理的FPGA設計方法，利用DSP Builder工具將Simulink的模型文件(．mdl)轉(zhuǎn)化成通用的硬件描述語言VHDL文件，避免了VHDL語言手動編寫系統(tǒng)的煩瑣過程，從而能夠?qū)⒏嗑杏谙到y(tǒng)算法的優(yōu)化上。該方法充分利用Matlab/Simulink系統(tǒng)建模的優(yōu)勢，同時也能夠發(fā)揮FPGA并行執(zhí)行速度快、測量精度高的優(yōu)點。 論文首先介紹了電壓波動和閃變的基木概念、特征量，闡述了電壓波動與閃變的測量原理，分析比較了現(xiàn)有測量方法和裝置的特點和優(yōu)劣。然后依據(jù)電壓波動與閃變測量的IEC標準以及國家標準，在對電壓波動與閃變測量模擬仿真的基礎上研究其數(shù)字化實現(xiàn)方法，即采用數(shù)字濾波的方式在Simulink/DSP Builder工具下設計電壓波動與閃變測量系統(tǒng)的數(shù)字模型。同時在ModelSim SE6.1d軟件下進行了系統(tǒng)功能仿真，并且在Altera公司的FPGA設計軟件QuartusⅡ6.0下進行了系統(tǒng)時序仿真。 仿真結(jié)果表明，基于Simulink/DSP Builder窗口化的數(shù)字信號處理的FPGA設計方案，設計簡單、快捷高效，能夠滿足電壓波動和閃變測量最初的系統(tǒng)設計要求，為進一步從事電壓波動和閃變測量研究提供了一種全新的設計理念，具有一定的理論與現(xiàn)實意義。
上傳時間： 2013-07-10
上傳用戶：笨小孩
中興通訊的EMI和EMC講座，非常實用！
上傳時間： 2013-07-10
上傳用戶：ccsdebug
現(xiàn)場可編程門陣列(FPGA，F(xiàn)ield Programmable Gate Array)是可編程邏輯器件的一種，它的出現(xiàn)是隨著微電子技術的發(fā)展，設計與制造集成電路的任務已不完全由半導體廠商來獨立承擔。系統(tǒng)設計師們更愿意自己設計專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設計周期盡可能短，最好是在實驗室里就能設計出合適的ASIC芯片，并且立即投入實際應用之中。現(xiàn)在，F(xiàn)PGA已廣泛地運用于通信領域、消費類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號引入FPGA內(nèi)部進行邏輯功能的實現(xiàn)并把結(jié)果輸出給外部電路，并且根據(jù)需要可以進行配置來支持多種不同的接口標準。FPGA允許使用者通過不同編程來配置實現(xiàn)各種邏輯功能，在IO端口中它可以通過選擇配置方式來兼容不同信號標準的I/O緩沖器電路。總體而言，可選的I/O資源的特性包括：IO標準的選擇、輸出驅(qū)動能力的編程控制、擺率選擇、輸入延遲和維持時間控制等。 本文是關于FPGA中多標準兼容可編程輸入輸出電路(Input/Output Block)的設計和實現(xiàn)，該課題是成都華微電子系統(tǒng)有限公司FPGA大項目中的一子項，目的為在更新的工藝水平上設計出能夠兼容單端標準的I/O電路模塊；同時針對以前設計的I/O模塊不支持雙端標準的缺點，要求新的電路模塊中擴展出雙端標準的部分。文中以低壓雙端差分標準(LVDS)為代表構建雙端標準收發(fā)轉(zhuǎn)換電路，與單端標準比較，LVDS具有很多優(yōu)點： (1)LVDS傳輸?shù)男盘枖[幅小，從而功耗低，一般差分線上電流不超過4mA，負載阻抗為100Ω。這一特征使它適合做并行數(shù)據(jù)傳輸。 (2)LVDS信號擺幅小，從而使得該結(jié)構可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號電壓可以從0V到2.4V變化，單端信號擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內(nèi)變化，也就是說LVDS允許收發(fā)兩端地電勢有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開發(fā)軟件ISE，設計完成了可以用于Virtex系列各低端型號FPGA的IOB結(jié)構，它有靈活的可配置性和出色的適應能力，能支持大量的I/O標準，其中包括單端標準，也包括雙端標準如LVDS等。它具有適應性的優(yōu)點、可選的特性和考慮到被文件描述的硬件結(jié)構特征，這些特點可以改進和簡化系統(tǒng)級的設計，為最終的產(chǎn)品設計和生產(chǎn)打下基礎。設計中對包括20種IO標準在內(nèi)的各電器參數(shù)按照用戶手冊描述進行仿真驗證，性能參數(shù)已達到預期標準。
上傳時間： 2013-05-15
上傳用戶：shawvi
數(shù)字高清電視是當前世界上最先進的圖像壓縮編碼技術和數(shù)字傳輸技術的結(jié)合，是高技術競爭的焦點之一。其中，信道處理系統(tǒng)及其相關芯片更是集中了數(shù)字信號處理、前向糾錯編解碼等數(shù)字電視傳輸?shù)暮诵募夹g，成為設計和開發(fā)整個數(shù)字電視系統(tǒng)的關鍵技術之一。本文以衛(wèi)星數(shù)字電視的信道處理系統(tǒng)為對象，結(jié)合國際通行的DVB-S/S2標準，研究了該系統(tǒng)在發(fā)射端的設計與實現(xiàn)所涉及到的一系列內(nèi)容。 本文介紹了數(shù)字電視的發(fā)展概況和主要標準，特別是對我國衛(wèi)星電視的發(fā)展進行了詳細的介紹。然后，本文DVB-S/S2信道處理系統(tǒng)的基本原理進行了介紹和分析，主要包括RS碼、卷積碼、BCH碼、LDPC碼等的差錯編碼的基本原理，以及基帶信號處理的基本原理。在此基礎上對兩種系統(tǒng)的傳輸性能和DVB-S2的后向兼容系統(tǒng)分別進行了基于Matlab的仿真。最后闡述了基于FPGA的DVB-S調(diào)制器的信道編碼和調(diào)制實現(xiàn)，按功能對DVB-S/S2信道編碼過程進行模塊分解，并針對每個模塊進行工作原理分析、算法分析、HDL描述、時序仿真及FPGA實現(xiàn)。DVB-S/S2調(diào)制器的核心是信道編碼和調(diào)制部分，利用FPGA在數(shù)字信號處理方面的優(yōu)勢，本文重點對其中的幾個關鍵模塊，包括RS編碼、卷積交織器、卷積編碼、BCH編碼、LDPC編碼等的實現(xiàn)算法進行了比較詳細的分析，并通過HDL描述和時序仿真來驗證算法正確性。
上傳時間： 2013-07-10
上傳用戶：gmh1314
隨著3G網(wǎng)絡建設的展開，移動用戶數(shù)量逐漸增加，用戶和運營商對網(wǎng)絡的質(zhì)量和覆蓋要求也越來越高。而在實際工作中，基站成本在網(wǎng)絡投資中占有很大比例，并且基站選址是建網(wǎng)的主要難題之一。同基站相比，直放站以其性價比高、建設周期短等優(yōu)點在我國移動網(wǎng)絡上有著大量的應用。目前，直放站已成為提高運營商網(wǎng)絡質(zhì)量、解決網(wǎng)絡盲區(qū)或弱區(qū)問題、增強網(wǎng)絡覆蓋的主要手段之一。但由于傳統(tǒng)的模擬直放站受周邊環(huán)境因素影響較大、抗干擾能力較差、傳輸距離受限、功放效率低，同時設備間沒有統(tǒng)一的協(xié)議規(guī)范，無法滿足系統(tǒng)廠商與直放站廠商的兼容，所以移動通信市場迫切需要通過數(shù)字化來解決這些問題。 本文正是以設計新型數(shù)字化直放站為目標，以實現(xiàn)數(shù)字中頻系統(tǒng)為研究重心，圍繞數(shù)字中頻的相關技術而展開研究。 文章介紹了數(shù)字直放站的研究背景和國內(nèi)外的研究現(xiàn)狀，闡述了數(shù)字直放站系統(tǒng)的設計思想及總體實現(xiàn)框圖，并對數(shù)字直放站數(shù)字中頻部分進行了詳細的模塊劃分。針對其中的數(shù)字上下變頻模塊設計所涉及到的相關技術作詳細介紹，涉及到的理論主要有信號采樣理論、整數(shù)倍內(nèi)插和抽取理論等，在理論基礎上闡述了一些具體模塊的高效實現(xiàn)方案，最終利用FPGA實現(xiàn)了數(shù)字變頻模塊的設計。 在數(shù)字直放站系統(tǒng)中，降低峰均比是提高功放工作效率的關鍵技術之一。本文首先概述了降低峰均比的三類算法，然后針對目前常用的幾種算法進行了仿真分析，最后在綜合考慮降低峰均比效果與實現(xiàn)復雜度的基礎上，提出了改進的二次限幅算法。通過仿真驗證算法的有效性后，針對其中的噪聲整形濾波器提出了“先分解，再合成”的架構實現(xiàn)方式，并指出其中間級窄帶濾波器采用內(nèi)插級聯(lián)的方式實現(xiàn)，最后整個算法在FPGA上實現(xiàn)。 在軟件無線電思想的指導下，本文利用系統(tǒng)級的設計方法完成了WCDMA數(shù)字直放站中頻系統(tǒng)設計。遵照3GPP等相關標準，完成了系統(tǒng)的仿真測試和實物測試。最后得出結(jié)論：該系統(tǒng)實現(xiàn)了WCDMA數(shù)字直放站數(shù)字中頻的基本功能，并可保證在現(xiàn)有硬件不變的基礎上實現(xiàn)不同載波間平滑過渡、不同制式間輕松升級。
上傳時間： 2013-07-07
上傳用戶：林魚2016
軟件無線電(Software Radio)具有高度靈活性、開放性，很容易實現(xiàn)與現(xiàn)有和未來多種電臺的兼容，能最大限度的滿足了互聯(lián)互通的要求。而基于多相濾波器組的信道化軟件無線電接收技術以其固有的全概率接收、降采樣速率以及其大幅提高運算速率的能力越來越受到重視。本文主要研究了基于現(xiàn)場可編程門陣列(FPGA)的軟件無線電信道化中頻接收技術設計與實現(xiàn)。 首先介紹了軟件無線電的基本概念以及其發(fā)展狀況，深入討論了軟件無線電的基本理論，主要介紹了設計中所用到的帶通采樣技術、信號的抽取技術與多相濾波技術。 然后簡要介紹了信道化中頻接收機的射頻(Radio Frequency，RF)前端接收技術，設置寬中頻超外差接收機射頻前端的設計指標，給出了改進的實信號濾波器組低通型實現(xiàn)結(jié)構，并依此推導和建立了實信號多相濾波器組信道化中頻接收機的數(shù)學模型。 最后基于EP1S80開發(fā)平臺實現(xiàn)了實信號多相濾波器組信道化的中頻接收機。給出了多相濾波器、抽取運算、FFT運算、信道劃分以及復乘運算的設計方案。仿真結(jié)果表明，該接收機能夠?qū)崿F(xiàn)對中頻信號的正確接收，驗證了系統(tǒng)設計的可行性。
上傳時間： 2013-05-24
上傳用戶：wyaqy
可配置端口電路是FPGA芯片與外圍電路連接關鍵的樞紐，它有諸多功能：芯片與芯片在數(shù)據(jù)上的傳遞(包括對輸入信號的采集和輸出信號輸出)，電壓之間的轉(zhuǎn)換，對外圍芯片的驅(qū)動，完成對芯片的測試功能以及對芯片電路保護等。 本文采用了自頂向下和自下向上的設計方法，依據(jù)可配置端口電路能實現(xiàn)的功能和工作原理，運用Cadence的設計軟件，結(jié)合華潤上華0.5μm的工藝庫，設計了一款性能、時序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個方面的內(nèi)容： 1.基于端口電路信號寄存器的采集和輸出方式，本論文設計的端口電路可以通過配置將它設置成單沿或者雙沿的觸發(fā)方式[7]，并完成了Verilog XL和Hspiee的功能和時序仿真，且建立時間小于5ns和保持時間在0ns左右。和xilinx4006e[8]相比較滿足設計的要求。 2.基于TAP Controller的工作原理及它對16種狀態(tài)機轉(zhuǎn)換的控制，對16種狀態(tài)機的轉(zhuǎn)換完成了行為級描述和實現(xiàn)了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對觸發(fā)器級聯(lián)的構架這一特點，設計了一款邊界掃描電路，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。達到對芯片電路測試設計的要求。 4.對于端口電路來講，有時需要將從CLB中的輸出數(shù)據(jù)實現(xiàn)異或、同或、與以及或的功能，為此本文采用二次函數(shù)輸出的電路結(jié)構來實現(xiàn)以上的功能，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。滿足設計要求。 5.對于0.5μm的工藝而言，輸入端口的電壓通常是3.3V和5V，為此根據(jù)設置不同的上、下MOS管尺寸來調(diào)整電路的中點電壓，將端口電路設計成3.3V和5V兼容的電路，通過仿真性能上已完全達到這一要求。此外，在輸入端口處加上擴散電阻R和電容C組成噪聲濾波電路，這個電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時不影響電路正常工作的范圍內(nèi)，具有三態(tài)控制和驅(qū)動大負載的功能。通過對管子尺寸的大小設置和驅(qū)動大小的仿真表明：在實現(xiàn)TTL高電平輸出時，最大的驅(qū)動電流達到170mA，而對應的xilinx4006e的TTL高電平最大驅(qū)動電流為140mA[8]；同樣，在實現(xiàn)CMOS高電平最大驅(qū)動電流達到200mA,而xilinx4006e的CMOS驅(qū)動電流達到170[8]mA。 7.與xilinx4006e端口電路相比，在延時和面積以及功耗略大的情況下，本論文研究設計的端口電路增加了雙沿觸發(fā)、將輸出數(shù)據(jù)實現(xiàn)二次函數(shù)的輸出方式、通過添加譯碼器將配置端口的數(shù)目減少的新的功能，且驅(qū)動能力更加強大。
上傳時間： 2013-07-20
上傳用戶：頂?shù)弥?/p>
