基于CPLD-FPGA的半整數分頻器的設計，用于設計EDA
標簽： CPLD-FPGA 整數 分頻器
上傳時間： 2015-04-09
上傳用戶：凌云御清風
這是用VHDL語言寫的32位分頻器的程序，可直接運行，看結果，歡迎使用。多指正，交流。
標簽： VHDL 語言 分頻器 程序
上傳時間： 2015-05-11
上傳用戶：chenlong
分頻器 幾次分頻歐次分頻 vhdl 語言實現
標簽： vhdl 分頻 分頻器 語言
上傳時間： 2015-05-14
上傳用戶：zycidjl
帶分頻器的bcd計數電路設計，verilog源碼
標簽： bcd 分頻器 計數電路
上傳時間： 2014-01-14
上傳用戶：s363994250
半整數分頻器電路的VHDL源程序，供大家學習和討論。
標簽： VHDL 整數 分頻器 電路
上傳時間： 2013-12-24
上傳用戶：gxf2016
單片機的四位顯示及時間.單片機上電復位后,等待按鍵4啟動定時器0 再次按鍵4,定時器0停止計數,進入時分初值設置狀態,每按一次1鍵,時加一,每按一次2鍵,分加一
標簽： 單片機 按鍵 定時器 上電復位
上傳時間： 2015-06-04
上傳用戶：
用VHDL編寫的8位全加器,數字分頻器等程序
標簽： VHDL 8位 編寫 全加器
上傳時間： 2013-12-16
上傳用戶：ztj182002
這里面總共有6個小程序,分別是: 1.自制網絡聊天室 2.網上購物系統的JSP實現 3.圖像編輯器 4.簡單媒體播放器 5.個人日常事務管理系統 6.商場VIP消費管理系統 7.公司資源預約系統
標簽： JSP VIP 程序 分
上傳時間： 2015-06-09
上傳用戶：葉山豪
奇異樣本對感知器神經網絡訓練的影響,分三部分:創建感知器神經網絡,訓練該感知器神經網絡,驗感器神經網絡
標簽： 神經網絡 分 樣本
上傳時間： 2015-06-14
上傳用戶：tianjinfan
X1205 是一個帶有時鐘 振蕩器用一個外部的 這樣除去了外部的離散元件和一個調整電容 實時時鐘用分別的時 存器日歷可正確通過2099 年 強大的雙報警功能 每個星期二或三月21日上午5:23均可 件的中斷IRQ 管腳 該器件提供一個備份電源輸入腳V 整個X1205器件的工作電壓范圍為2.7 V至5.5V 電 到1.8V(待機模式) 引腳排列圖 串行時鐘(SCL) SCL輸入端被用來作為數據輸入和輸出的時鐘同步信號 激活的
標簽： X1205 2099 時鐘 振蕩器
上傳時間： 2014-11-29
上傳用戶：Divine
蟲蟲下載站版權所有 京ICP備2021023401號-1
