分頻器 幾次分頻歐次分頻 vhdl 語言實現(xiàn)
資源簡介：分頻器 幾次分頻歐次分頻 vhdl 語言實現(xiàn)
上傳時間： 2015-05-14
上傳用戶：zycidjl
資源簡介：用vhdl語言實現(xiàn)六分頻，并且已經(jīng)通過編譯和仿真。由此可舉一反三，實現(xiàn)任意偶數(shù)次分頻。
上傳時間： 2015-09-19
上傳用戶：yyq123456789
資源簡介：由vhdl 語言實現(xiàn)的數(shù)控分頻 利用的是QUARTUES環(huán)境已經(jīng)得到驗證
上傳時間： 2014-01-12
上傳用戶：teddysha
資源簡介：該程序是用vhdl語言實現(xiàn)的時鐘分頻程序，可以把高頻時鐘信號分成低頻時鐘信號，便于實際應(yīng)用。
上傳時間： 2017-08-19
上傳用戶：wcl168881111111
資源簡介：該文件可用vhdl語言實現(xiàn)時鐘8倍頻，運行環(huán)境可在maxplus2和ise的仿真軟件上
上傳時間： 2015-04-28
上傳用戶：gaome
資源簡介：采用等精度測頻原理的頻率計的程序與仿真,用verilog語言實現(xiàn),可以仿真綜合得到所想時序!
上傳時間： 2016-03-20
上傳用戶：Altman
資源簡介：用vhdl語言實現(xiàn)一個能顯示時、分、秒的時鐘：可分別進行時和分的手動校正；12小時、24小時計時制可選，12小時制時有上下午指示；當(dāng)計時到預(yù)定時間（此時間可手動設(shè)置）時，揚聲器發(fā)出鬧鈴信號，鬧鈴時間為10秒，可提前終止鬧鈴。
上傳時間： 2014-01-05
上傳用戶：hn891122
資源簡介：由vhdl 語言實現(xiàn)的DA0832器利用的是QUARTUES環(huán)境已經(jīng)得到驗證
上傳時間： 2014-01-18
上傳用戶：225588
資源簡介：用vhdl語言實現(xiàn)樂曲演奏器的設(shè)計 這是學(xué)習(xí)vhdl語言的經(jīng)典例子
上傳時間： 2016-02-09
上傳用戶：qb1993225
資源簡介：java中幾種常用的排序算法。 用Java語言實現(xiàn)的各種排序，包括插入排序、冒泡排序、選擇排序、Shell排序、快速排序、歸并排序、堆排序、SortUtil等。
上傳時間： 2016-10-05
上傳用戶：Thuan
資源簡介：用vhdl語言實現(xiàn)8-3線編碼器，16-4線編碼器
上傳時間： 2016-10-21
上傳用戶：阿四AIR
資源簡介：用vhdl語言實現(xiàn)半加器。已經(jīng)通過編譯和仿真
上傳時間： 2013-12-30
上傳用戶：cc1915
資源簡介：使用vhdl語言實現(xiàn)數(shù)字電路全加器功能，算法比較簡單，供初學(xué)者參考。
上傳時間： 2013-12-10
上傳用戶：lhw888
資源簡介：這是一個用vhdl語言實現(xiàn)的移位器，可以實現(xiàn)移位功能
上傳時間： 2014-07-04
上傳用戶：gxrui1991
資源簡介：用vhdl 語言實現(xiàn)138譯碼器，用vhdl 語言實現(xiàn)138譯碼器，
上傳時間： 2014-01-18
上傳用戶：xinyuzhiqiwuwu
資源簡介：該模塊為分頻器，將1KHZ的時鐘頻率分頻成每分鐘一次的時鐘頻率 事實上，該源碼可以實現(xiàn)任意整數(shù)的分頻，主要讓N的值設(shè)置好相應(yīng)的數(shù)字
上傳時間： 2013-12-30
上傳用戶：xlcky
資源簡介：這是用vhdl 語言編寫的參數(shù)可以直接設(shè)置的2n倍時鐘分頻器，在運用時，不需要閱讀vhdl源代碼，只需要把clk_div2n.vhd加入當(dāng)前工程便可以直接調(diào)用clk_div2n.bsf。
上傳時間： 2015-08-23
上傳用戶：xinyuzhiqiwuwu
資源簡介：此文件為EDA的8位分頻器，但可以用于不同位分頻器，如：1位到10位等，用Quartus軟件來，以文件VHD格式編譯即可
上傳時間： 2013-12-25
上傳用戶：003030
資源簡介：文件是3線-8線譯碼器的vhdl語言實現(xiàn)，非常簡單，僅供參考！！！
上傳時間： 2020-05-06
上傳用戶：nathan1112
資源簡介：計數(shù),定時器應(yīng)用.撥碼開關(guān)一次只選一個..393作分頻器用
上傳時間： 2014-01-07
上傳用戶：lhw888
資源簡介：一個可實現(xiàn)多倍（次）分頻器vhdl源代碼設(shè)計
上傳時間： 2014-01-27
上傳用戶：2467478207
資源簡介：自己編的一個分頻器的程序模版 雖然原理很簡單，經(jīng)過多次實踐很實用 被多次用在其它的程序中
上傳時間： 2015-03-20
上傳用戶：cjf0304
資源簡介：vhdl分頻器，利用分頻比較錯法，要實現(xiàn)K=324/28=8.3571428571...的分頻周期為28，18個8分頻和10個9分頻循環(huán)，所以設(shè)一個０到２7的循環(huán)計數(shù)器，每當(dāng)1、4、7、10、13、16、19、22、27時進行9分頻，其他時為8分頻；為使占空比盡量接近50％，需要在每一個8或9分頻...
上傳時間： 2013-11-29
上傳用戶：1079836864
資源簡介：計數(shù)器,分頻器,鎖存器,驅(qū)動器分冊
上傳時間： 2013-04-15
上傳用戶：eeworm
資源簡介：專輯類-器件數(shù)據(jù)手冊專輯-120冊-2.15G 現(xiàn)代集成電路實用手冊-計數(shù)器-分頻器-鎖存器-驅(qū)動器分冊-338頁-5.7M.pdf
上傳時間： 2013-04-24
上傳用戶：kiklkook
資源簡介：基于FPGA的分頻器,可以根據(jù)更改參數(shù),實現(xiàn)不同倍數(shù)的分頻.
上傳時間： 2013-08-15
上傳用戶：llwap
資源簡介：fredivn.vhd 偶數(shù)分頻\r\nfredivn1.vhd 奇數(shù)分頻\r\nfrediv16.vhd 16分頻\r\nPULSE.vhd 數(shù)控分頻器
上傳時間： 2013-08-15
上傳用戶：lizhen9880
資源簡介：用Verilog實現(xiàn)基于FPGA的通用分頻器
上傳時間： 2013-08-30
上傳用戶：xingyuewubian
資源簡介：分頻器 FPGＡ程序設(shè)計 二分頻 對硬件設(shè)計有很大用處\r\n
上傳時間： 2013-08-31
上傳用戶：lhc9102
資源簡介：基于CPLD-FPGA的半整數(shù)分頻器的設(shè)計，用于設(shè)計EDA
上傳時間： 2013-09-03
上傳用戶：pioneer_lvbo
